CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .46 .47 .48 .49 .50 3051.52 .53 .54 .55 .56 ... 4323 »
  1. 12864

    1下载:
  2. 使用FPGA对12864模块进行驱动控制的程序-Use the FPGA to drive on the 12864 module control program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:457.67kb
    • 提供者:
  1. lowpassfilterdesign

    0下载:
  2. 用VHDL实现低通滤波器,里面有12篇论文都是介绍低通滤波器设计的。-Low pass filter with VHDL, which describes 12 papers were low pass filter design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.93mb
    • 提供者:陈言
  1. 12bitMulti

    0下载:
  2. 用VHDL编写的有符号的12位乘法器,编译通过,仿真正确,FPGA开发板上用过的。-Prepared using VHDL signed 12-bit multiplier, compile, correct simulation, FPGA development board used.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:647.33kb
    • 提供者:陈言
  1. cout_asyn

    0下载:
  2. 基于verilog的计数器设计,本例程将实现四位异步二进制计数器的功能,同时给出了同步二进制计数器和同步十进制计数器的VerilogHDL程序-Verilog counter based design, this routine will achieve the functions of four asynchronous binary counter, synchronous binary counter is given and synchronous decimal counter Ver
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:206.02kb
    • 提供者:李保亮
  1. allot

    0下载:
  2. 基于verilog的数据分配器的设计-数据分配是将公共数据线上的数据根据需要送到不同的通道上区,实现数据分配功能的逻辑电路称为数据分配器。-Verilog-based distributor of design data- the data is public data online distribution of the data sent to different channels as needed on areas of data distribution function of log
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:126.1kb
    • 提供者:李保亮
  1. baweishumaguan

    0下载:
  2. 利用Verilog hdl语言编写的8位数码管程序,这对于那些刚学Verilog hdl语言的学习者来说,是不错的入门程序,特别程序里头的分频程序模块,谢谢支持。-Using Verilog hdl language of the eight digital control procedures, which for those just learning Verilog hdl language learners, is a good entry procedures, especially
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:374.01kb
    • 提供者:梁均润
  1. FPGA_design_summary_FAQ

    0下载:
  2. FPGA设计常见问题汇总:主要是fpga中经常会遇到一些问题的答疑,初学者必备手册-FAQ FPGA design summary: fpga main problems encountered frequently in the Q, beginners must have manual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:238.78kb
    • 提供者:lzd
  1. ZLG1

    0下载:
  2. 本代码为sopcbuilder建立的cpu,由nios ide编写的流水灯试验。经调试,运行正常。 可作为入门学习的参考。-The code for sopcbuilder established cpu, running water, prepared by the nios ide lamp test. After commissioning, operating normally. Introduction to learning can be used as a reference.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.29mb
    • 提供者:yongmingwang
  1. 1_hello

    0下载:
  2. 本例程为黑金fpga开发板作者的调试源代码,非常适合初学者设计的参考,与“nios2 那些事儿”教程配套。-The routines developed for the black gold fpga board of debugging source code, the reference design is suitable for beginners, and " nios2 that thing" tutorial package.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-01
    • 文件大小:13.65mb
    • 提供者:yongmingwang
  1. vacantfiles

    0下载:
  2. VGA source code for Digilent Inc board Basys
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.33kb
    • 提供者:Enticing Fury
  1. vacantfiles2

    0下载:
  2. digilent vga board files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:6.4kb
    • 提供者:Enticing Fury
  1. vacantfiles3

    0下载:
  2. nexys 2 vga working files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.33kb
    • 提供者:Enticing Fury
« 1 2 ... .46 .47 .48 .49 .50 3051.52 .53 .54 .55 .56 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭