CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .43 .44 .45 .46 .47 3048.49 .50 .51 .52 .53 ... 4323 »
  1. mem_ctrl

    0下载:
  2. 老外写的通用的存储器控制核,支持SDRAM SSRAM FLASH,ROM等等 8个片选信号 支持RMW cycles最大可达9*64M Bytes的存储器容量-Written by foreigners universal memory controller core, support for SDRAM SSRAM FLASH, ROM, etc. 8 chip select signals support RMW cycles up to 9* 64M Bytes of memory ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:387.84kb
    • 提供者:lishufei
  1. ethernet_10G

    0下载:
  2. 10-Gigabit Ethernet MAC 内有说明文件 方便阅读程序-10-Gigabit Ethernet MAC documentation within easy reader
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:751.74kb
    • 提供者:lishufei
  1. spi

    0下载:
  2. spi控制器,可以自己修改成8/16/32位模式-SPI controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:927.05kb
    • 提供者:liangbo
  1. irDA

    0下载:
  2. irDA 红外传输硬件协议,即物理层协议,集成了移位,缓冲,LED七段码相关代码等。-IRDA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.36mb
    • 提供者:liangbo
  1. pingpang

    0下载:
  2. 两人乒乓球游戏机是用9个发光二极管代表乒乓球台,用点亮的发光二极管按一定的方向移动来表示球的运动。在游戏机的两侧各设置一个开关,即击球开关Hit A,HitB。甲乙二人按乒乓球比赛规则来操作开关。当甲按动击球开关时,靠近甲的第一个二极管亮,然后发光二极管由甲向乙依次点亮,代表乒乓球的移动。当球过网(中点)时,乙方可以击球。若乙方提前或是没击中球则判乙方失分,甲方的计分牌自动加分。然后重新发球,比赛继续。比赛直到一方分数达到11分时,比赛结束。 -Two table tennis game w
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:4.02kb
    • 提供者:Shine
  1. EPM570

    0下载:
  2. epm570的相关说明 包括许多知识 管理员-epm570 The instructions include many knowledge
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.76mb
    • 提供者:张高飞
  1. DeRandomizer

    0下载:
  2. derandomizer for wimax ok -derandomizer for wimax ok
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:672byte
    • 提供者:beshoy
  1. conv

    0下载:
  2. conv clock code for any thing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:659byte
    • 提供者:beshoy
  1. randomizer

    0下载:
  2. randomizer for wi max pys
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:665byte
    • 提供者:beshoy
  1. interleaver

    0下载:
  2. interleaver for wi max phy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:1.13kb
    • 提供者:beshoy
  1. EDAjiaotongd2

    0下载:
  2. 此文档包含基于CPLD芯片的交通灯设计方案和其程序-This document includes the traffic lights based on CPLD chip design and its procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:471.15kb
    • 提供者:范阿手
  1. mips

    0下载:
  2. cpu---risc---mips源代码-cpu---risc---mips
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.22kb
    • 提供者:mhjohnson
« 1 2 ... .43 .44 .45 .46 .47 3048.49 .50 .51 .52 .53 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭