CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 3071.72 .73 .74 .75 .76 ... 4323 »
  1. tlc549uart

    0下载:
  2. 利用EP2C8Q208C8N芯片控制串口通信,FPGA,Verilog-Using EP2C8Q208C8N chip control serial communication, FPGA, Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:615.3kb
    • 提供者:黄晓笛
  1. EXCD1shouce-(1)

    0下载:
  2. EXCD-1 Spartan3E 开发板手册-EXCD-1 Spartan3E Development Board Manual
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:615.33kb
    • 提供者:hhq
  1. nexis1

    0下载:
  2. 用Verilog HDL 状态机实现的驱动数码管显示,是个很不错的模块,可以直接用-Using Verilog HDL state machine driven digital display, is a very good module, can be directly used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:615.55kb
    • 提供者:zhangkui
  1. ac_control

    0下载:
  2. air conditioner controller ,with three speeds,cool/heat based on altera fpga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:615.56kb
    • 提供者:abu_faisul
  1. miaobiao

    0下载:
  2. 用VHDL编写的一个数字钟,可以完成计时功能。-VHDL prepared a digital clock, you can complete the timing function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:615.7kb
    • 提供者:*飞
  1. TS56672301

    0下载:
  2. 增量式编码器的详细说明,输出的结构,输出的方式,以及波特率-specification of smart-abs a48-17/33bit-LPS-5V
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:615.79kb
    • 提供者:danse
  1. FAQ_DDS

    0下载:
  2. FAQ about the using of DDS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:615.8kb
    • 提供者:shark
  1. keyboard

    0下载:
  2. 4*4矩阵键盘的工作原理,在对fpga进行编程时需据此写代码-4* 4 matrix keyboard works when programming the fpga to write code accordingly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:615.81kb
    • 提供者:houxiaoshuai
  1. FPGA-pcb

    1下载:
  2. 黑金开发板的PCB布线。FPGA的板级布线说明图。-Black gold development board PCB layout. FPGA-board wiring illustration.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:615.86kb
    • 提供者:castlezju
  1. 1024_FFT_IP

    0下载:
  2. 实现了1024点FFT的IP核,用起来很方便,直接调用即可-To achieve a 1024-point FFT IP core is easy to use, and can be called directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:615.98kb
    • 提供者:追风
  1. sz

    0下载:
  2. 原创电子钟 VHDL语言 计数器原理 简单易懂 很有参考价值-Original electronic clock VHDL language counter principle straightforward great reference value
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:616kb
    • 提供者:冯科磊
  1. RAM

    0下载:
  2. 上述文件是一个ram的开发过程。。。次过程的程序都是我自己写的。验证结果正确-The file is a ram in the development process. . . Second process procedures are written in my own. Verification result is correct. . .
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:616.11kb
    • 提供者:luyan
« 1 2 ... .66 .67 .68 .69 .70 3071.72 .73 .74 .75 .76 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭