资源列表
vhdl
- fpga的时钟讲解，vhdl的，源代码，可以测试-fpga on the clock, vhdl, and source code, to test
PL3106chipmanual
- PL3106芯片手册v1.1载波通信接收电路设计程序低压电力线载波-PL3106 chip Manual v1.1 carrier communication receiver circuit design program in power line carrier
LIP6201CORE_mp3
- MPEG3 MP3 Player VHDL source code-MPEG3 MP3 Player VHDL source code
sin_sample_clock
- EP2C CYCONLY 系列的FPGA时钟测试程序，是由内部时钟分频后，点亮数码显示灯来证明的。绝对好用的程序。编写的执行效率很高-EP2C CYCONLY series FPGA clock test procedure is determined by the internal clock frequency, the lamp lit digital display to prove. Absolute-to-use program. The preparation of the imp
STEP_MOTOR_DEGREE_FORWARD_REVERSE_LCD
- 將正在順時針或逆時針旋轉的步進馬達目前角度顯示在ＬＣＭ上。-will is clockwise or anti-clockwise rotation of the stepper motor show in the current perspective on the LCM.
DW8051
- 大名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持-famous Synopsys Core 8051IP the VHDL language, can be supported keilC51
68013FIFOIN
- Verilog HDL 编写的CY7C68013 SLAVE FIFO接口程序，实际测试可用。可以直接跟上位机连接，传输数据。
VHDL 倒计时
- VHDL实现 下载可运行
vhdl
- 电子书... ... ... ... ....vhdl
phasemeasure
- 本代码为一个相位控制器的源程序，可以实现移项，调幅，调频功能，该代码包含两个部分，一部分是由8051内核单片机构成的人机界面控制，令一部分是由fpga构成的相位数据处理，双方通过8位数据口线进行通信，通信协议为我自己所编写不具有通用性，该代码实现了8051与fpga的简单通信与协作，同时发挥了不同平台各自的优势，8051控制，fpga做算法
elpiano
- 自己写的FPGA实现电子琴的VHDL程序，曲目是两只老虎，用到一些模块，和片内存储间，-FPGA realization of his keyboard to write the VHDL program, tracks are two tigers, a number of modules used, and on-chip storage room, huh, huh
fm
- VHDL设计全数字FM接收机 资料大小：650KB 运行环境：Windows -VHDL design of all-digital FM receiver Data Size: 650KB operating environment: Windows