CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .90 .91 .92 .93 .94 3295.96 .97 .98 .99 .00 ... 4323 »
  1. leon2-1[1].0.2a

    0下载:
  2. grlib源码,包含有设计实例以及工艺库,适合Leon未处理器的学习-grlib source, includes design examples and technology library, the processor is not suitable for learning Leon
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:920.88kb
    • 提供者:王翔
  1. XILINX_FPGECPLD_ISE_4_1

    0下载:
  2. 本文当详细介绍xilinx FPGA下载方法,为初学者提供入门指导,希望对大家有用。-This article details xilinx FPGA when the download method, Getting Started guide for the beginners, we hope to be useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:921.25kb
    • 提供者:123456789
  1. I2Csaa7113

    0下载:
  2. 利用FPGA模拟IIC总线对7113视频解码芯片进行初始化,并可以读出相应寄存器的值-FPGA simulation using IIC bus on the 7113 to initialize the video decoder chip, and can read out the value of the corresponding register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:921.38kb
    • 提供者:杨然
  1. FPGA-DE1-PACMAN

    0下载:
  2. Pacman 4 DE1-FPGA-Board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:921.39kb
    • 提供者:bert1970
  1. float01092

    0下载:
  2. xilinx FPGA中浮点乘法IP核的应用,已通过验证-xilinx FPGA multiply IP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:921.51kb
    • 提供者:zhaodajian
  1. Daul_Signal_output1

    0下载:
  2. 双通道信号发生器设计,可以产生方波、正弦波,三角波,并设计了DA-Dual channel Signal Generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:921.57kb
    • 提供者:凯一
  1. tms320c6713

    0下载:
  2. tms320c6713 datasheet TI
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:921.6kb
    • 提供者:
  1. lab03

    0下载:
  2. edk xilinx官方提供的学习资料 非常适合初学者 进步很快-xilinx edk
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:921.76kb
    • 提供者:xiaoxu
  1. 43Panel_Logic_Driver

    0下载:
  2. 此驱动为 4.3 RGB 屏的逻辑描述,现在使用了16位的数据总线接口,RGB 位数分配为:RGB565-This driver to describe the logic of 4.3 RGB screen, and now uses 16-bit data bus interface, RGB median allocation: RGB565
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:921.83kb
    • 提供者:ihyni
  1. clock10

    0下载:
  2. 篮球24秒计数器。用Verilog语言编写,在maxplus2中编译运行。适用于大部分FPGA开发板,但必须更改引脚分配。-24 seconds counter basketball. Verilog language used in compiling maxplus2 run. Applicable to most FPGA development board, but must change the pin assignment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:921.85kb
    • 提供者:符玉襄
  1. clkdiv

    0下载:
  2. 该模块是一个常用的clk分频器;其内部参数可以动态调整!(This module is a common CLK frequency divider; its internal parameters can be dynamically adjusted!)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-21
    • 文件大小:922kb
    • 提供者:wybingo27
  1. BIT1625-spec

    0下载:
  2. 一款不错的解码器芯片,可以直接驱动TFT LCD显示屏-VIDIO ENCODER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:922.57kb
    • 提供者:杜辉
« 1 2 ... .90 .91 .92 .93 .94 3295.96 .97 .98 .99 .00 ... 4323 »
搜珍网 www.dssz.com