CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .95 .96 .97 .98 .99 3300.01 .02 .03 .04 .05 ... 4323 »
  1. PS2

    0下载:
  2. 读取PS2键盘输入信号 进行仿真分析 判断输入信号内容 并由数码管输出 可读数字 字母 大小写-reading the signal of keyboard with PS2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:930.98kb
    • 提供者:croton
  1. axi3_axi4_perfect

    1下载:
  2. 介绍AMBA,axi3 与 axi4的一些基本知识,并详细介绍了传输特性(Introduction to AMBA. Some features between axi3 and axi4 and transfer features)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:931kb
    • 提供者:疯释怀
  1. fre_fenpin

    0下载:
  2. 一款非常实用的任意分频软件,可以产生代码在quartus ii 中使用,可调占空比,可以预览产生的图形-A very useful frequency of arbitrary software code can be used in the quartus ii, adjustable duty cycle, you can have a graphical preview
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:931.19kb
    • 提供者:陈东旭
  1. Verilog-communication-source-code.RAR

    0下载:
  2. 基于Verilog的串口通信源码 ,实现串口通信功能-Verilog source code based on serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-11-05
    • 文件大小:932kb
    • 提供者:张洋
  1. 27_dds_wave

    0下载:
  2. dds test,基于FPGA的dds测试,很好的学习资料,大家都来学一学-is very good
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:932.04kb
    • 提供者:zhouhaimin
  1. Register

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:932.19kb
    • 提供者:姜涛
  1. Example-b3-1

    0下载:
  2. Altera 基础篇公司书籍源码
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:932.73kb
    • 提供者:赵向军
  1. 61EDA_D1061

    0下载:
  2. fpga 串口通信 本程序在fpga开发板上实验成功-fpga serial communication program in fpga development board in this experiment was a success
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:933.22kb
    • 提供者:李振华
  1. abs_mode

    0下载:
  2. abs_mode 2-complement souce and testbench code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:933.3kb
    • 提供者:kdg
  1. pwm4

    0下载:
  2. 用verilog编写的脉冲宽度调制器的FPGA工程-With verilog write pulse width modulator FPGA project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:933.73kb
    • 提供者:袁媛
  1. kcsj

    0下载:
  2. 利用Verilog层次化设计的多功能数字时钟,可以调时,设置闹钟,仿广播台整点报时(The use of Verilog hierarchical design of multi-functional digital clock, you can set the alarm clock, similar to the broadcast station, the whole point of time)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:934kb
    • 提供者:SEEC
  1. 2

    0下载:
  2. 进阶实验_02_抢答器 :抢答器,4路-Advanced experimental _02_ Responder: Responder, 4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:934.01kb
    • 提供者:李强
« 1 2 ... .95 .96 .97 .98 .99 3300.01 .02 .03 .04 .05 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭