资源列表
uart
- 串口通信时初学FPGA者必须要掌握的基础知识，这里给出了UART通信的VHDL代码，以及仿真测试文件。-A serial port communication beginner to must master the basic knowledge of FPGA, UART communication VHDL code is given here, and the simulation test files
encode_cell
- ISE14.7平台，实现verilog的8b10b编解码。(verilog in ise for 8b10b decode and incode)
my_sdram_mdl
- 此功能为altera fpga 的sdram 控制器，串口接收与发送(This feature altera fpga sdram controller, serial port to receive and send)
Traffic-Light-Controller
- Traffic Lights controller in 5 state
AudioVideoConfig
- 实现音频和视频器件的配置。器件使用的使Altera FPGA，配置方式使用乐I2C接口。-The configuration of audio and video devices. The device used in Altera FPGAs, configured to use the music I2C interface.
FFT
- FFT的FPGA实现，使用verilog实现-FFT FPGA
ALU
- 这个是我的数字电路设计报告，利用了vhdl语言制作了一个n位的可配置alu器件，实现了一些基本的功能，附有完整的报告及代码，我没有对我的信息进行删除，是希望大家能够诚实的利用这个代码，提高自身本领。-This is my digital circuit design report, using the vhdl language produced an n-bit alu device can be configured to achieve some basic functions, with
temp
- 基于FPGA的一个温度传感系统 用verilog语言编写 基于basys2开发板-FPGA verilog basys2
mu0
- 基于Xilinx Spartan6的 一个简单的CPU MU0 VHDL-Based on a simple CPU Xilinx Spartan6 of MU0 VHDL
BCD
- Binary-Coded Decimal source code
74HC161
- 74ls161 基于verilog语言的实现 源程序在压缩包的hdl文件夹中-74ls161 language based on the realization of verilog source package in compressed folder hdl
lywpass
- 停车场的计时计费自动显示电路的EDA的VHDL语言课程设计-The parking lot of the timing and charging automatically show circuit EDA VHDL language curriculum design