CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 3421.22 .23 .24 .25 .26 ... 4323 »
  1. SEED-XDTK_MBoard_v4.0

    0下载:
  2. 合众大公司XILINX_V4实验箱原理图-United XILINX_V4 large companies schematic experimental box
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.17mb
    • 提供者:nga
  1. Multi_Debug_Card

    0下载:
  2. 利用Xilinx XC2C128(Xilinx CPLD)制做的台式电脑的Debug卡及原理图,对于不开机的主板,能侦测出CPU到北桥之间具体那根信号线空焊,用于快速维修不开机之主板。-The use of Xilinx XC2C128 (Xilinx CPLD) desktop computer system to do the Debug Card and schematic diagram for the motherboard does not boot, can detect the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.17mb
    • 提供者:李德明
  1. debun1

    0下载:
  2. 使用D型正反器,使開關防彈跳電路,規劃一個模組電路,也可組合多個模組,來配合多個開關輸入-D-type flip-flop, the switch anti-bounce circuit, planning a modular circuit can also be a combination of multiple modules to fit more than one switch input
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.17mb
    • 提供者:chen y y
  1. vhdlfifo

    0下载:
  2. fifo- source code for fifo using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.17mb
    • 提供者:nagarjuna reddy
  1. MUSIC

    0下载:
  2. 简单的乐曲播放器,实验课程作品,使用VHDL语言编写-Simple music player, the experimental program works, the use of language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.17mb
    • 提供者:pokeesoft
  1. vhdlfifo1

    0下载:
  2. fifo - source code for first in first out(fifo) using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.17mb
    • 提供者:nagarjuna reddy
  1. altfp_log

    0下载:
  2. 浮点数 log运算模块 verilog语言编写 可直接调用-Log floating point arithmetic module can directly call verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.17mb
    • 提供者:linyi
  1. juzhenjianpan

    0下载:
  2. 这是FPGA控制4*4矩阵键盘的程序,程序是用Verilog写的-This is the FPGA control 4* 4 matrix keyboard, the program is using Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:1.17mb
    • 提供者:胡刚
  1. lcr_dds(07-23)

    0下载:
  2. 该文件包是DDS信号发生器,包括三角波、方波、锯齿波、正弦波。而且,还可以对频率、幅度、相位进行实时修改。-The package of the DDS signal generator, including triangular, square, ramp, sine wave. Moreover, it can be frequency, amplitude, phase, real-time changes.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.17mb
    • 提供者:lkh
  1. fpga-plus

    0下载:
  2. 讲述fpga的幻灯片,很有用的讲解。主要涉及到fpga-plus方面的知识。-FPGA on the slide, very useful to explain. Mainly related to fpga-plus kinds of knowledge.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.17mb
    • 提供者:xiao yu
  1. dct_verilog

    0下载:
  2. 用FPGA实现dct变换。verilog语言实现,在quartus9.0中验证,含整个工程-dct transform verilog language in quartus9.0 verify, with the entire project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.17mb
    • 提供者:ys
  1. FPGA-FFT

    0下载:
  2. FFT算法详细介绍并用FPGA实现,包括FFT算法介绍-FFT algorithm is described in detail and with FPGA implementations, including FFT algorithm introduced
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.17mb
    • 提供者:王三木
« 1 2 ... .16 .17 .18 .19 .20 3421.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com