CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .94 .95 .96 .97 .98 3499.00 .01 .02 .03 .04 ... 4323 »
  1. Taxi-meter

    0下载:
  2. 1、了解出租车计费器的工作原理。 2、学会用VHDL语言编写正确的七段码管显示程序。 3、数量掌握用VHDL编写复杂功能模块。 4、进一步数量状态积在系统设计中的应用。 -1, to understand taxi meter works. 2, learn the proper use of VHDL language program seven-segment LED display. 3, the number of master with VHDL complex fu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:1.37mb
    • 提供者:
  1. 7_07_DCMSim

    0下载:
  2. 学习使用xilinx的简单例程,熟悉ise平台。DCM 仿真。-xilinx demo code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.37mb
    • 提供者:钱学文
  1. EX4V1.1

    0下载:
  2. 该设计是基于Verilog HDL的秒表。此设计是在Altera的Cyclone II系列的FPGA上验证过了。能够实现精确计时。-This design is a stopwatch based on the Verilog HDL. And it has been verified on the platform of Cyclone II s FPGA of Altera. Finally it can achieve accurate timing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.37mb
    • 提供者:明轩
  1. DDS

    0下载:
  2. DDS正弦信号发生器,编译通过,在线调试成功。-DDS sine wave signal generator, compiler 100 , debugging success online.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.37mb
    • 提供者:陈云
  1. PLL

    0下载:
  2. 一个基于FPGA的设计,使用锁相环,可以输出多个不同频率的时钟-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.37mb
    • 提供者:付振鹏
  1. div2p5fenpin

    0下载:
  2. 2.5倍分频代码,初学不是整数倍的人可以参考下-2.5 times the frequency code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.37mb
    • 提供者:陈小
  1. yibufifo

    0下载:
  2. 讲诉fifo配置设计中,一些程序例程,仅供参考,相互学习一下-Recounts fifo configuration design, some routine, for reference, to learn about each other
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.37mb
    • 提供者:zhaozhiqiang
  1. Redlightstrafficsignalcontrollers

    0下载:
  2. 红路灯交通控制器,基于FPGA的红路灯交通信号控制器。-Red lights traffic controllers, FPGA-based red-lights traffic signal controllers.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.37mb
    • 提供者:谢琳琳
  1. bist

    0下载:
  2. design for test Test and Design-for-Test for memory bist-design for test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.37mb
    • 提供者:sky
  1. UART

    3下载:
  2. 使用Quartus ii软件,编程语言为Verilog语言,实现UART通信协议,FPGA的时钟信号为50MHz-Using the Quartus ii software, programming languages Verilog, UART communication protocol implementation, FPGA 50MHz clock signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-06-17
    • 文件大小:1.37mb
    • 提供者:冰色火焰
  1. Buzzer-music

    0下载:
  2. 基于FPGA实现蜂鸣器播放音乐的功能 使用芯片为EP2C8Q208C8N,使用普通蜂鸣器,由于频率不同可实现放歌功能,本例设计的是《友谊地久天长》,使用Verilog语言编程,本例子有工程文件、仿真、波形,经过测试可以使用。-Play music based on FPGA buzzer functions using chip EP2C8Q208C8N, using ordinary buzzer, since the frequency of different functions ca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-09-26
    • 文件大小:1.37mb
    • 提供者:陈怡然
  1. SPI

    0下载:
  2. SPI协议文档,中英文对照,对开发者有很大帮助-SPI protocol document, in Chinese and English, are very helpful for developers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.37mb
    • 提供者:张理
« 1 2 ... .94 .95 .96 .97 .98 3499.00 .01 .02 .03 .04 ... 4323 »
搜珍网 www.dssz.com