CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .96 .97 .98 .99 .00 3501.02 .03 .04 .05 .06 ... 4323 »
  1. exercise1

    0下载:
  2. 使用verilog编写的按键控制数码管的程序,四个拨动开关控制数的进制-Verilog prepared using digital key control procedures, four toggle switch controls the number of decimal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.37mb
    • 提供者:封大伟
  1. xiaomei3

    0下载:
  2. 介绍了无记忆高功率放大器的非线性特性和常见的各种线性化技术,重点研究了基带查找表法预失真技术,对其进行了FPGA实现-Introduces memoryless nonlinear characteristics of high power amplifier and the common variety of linearization techniques, focus on the base-band pre-distortion lookup table method, techniqu
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-06
    • 文件大小:1.37mb
    • 提供者:张笑梅
  1. fast-crc.tar

    0下载:
  2. 一个verilog实现的crc校验,用于fpga实现,快速,准确有效
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.37mb
    • 提供者:枫叶鹏
  1. test_scramb

    0下载:
  2. VHDL编写加扰和解扰程序,程序连在一起仿真正确,并通过下板子抓数据验证程序没问题-Write scrambling and descrambling program, VHDL program together properly simulation, and data validation procedures is caught by the board no problem
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:1.37mb
    • 提供者:杨超
  1. PS2-keyboard-interface-display

    0下载:
  2. 1、学习用FPGA设计简单通信协议的方法。 2、学习PS2的工作原理,扫描码的ASCII码的转换。 3、掌握VHDL编写中的一些小技巧。 -One, learning to use a simple communication protocol FPGA design methods. 2, learning PS2 works, scan code ASCII conversion. 3, master VHDL prepared some of the tips.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.37mb
    • 提供者:于治成
  1. 17_walsh_128

    1下载:
  2. walsh码,在CDMA系统中经常使用到的方法,在quartusII环境下实现的。-walsh code in the CDMA system, the method often used in quartusII environment to achieve.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.37mb
    • 提供者:洪依
  1. DE2_TV_PAL

    0下载:
  2. 在DE2板子上实现的PAL制视频输入,在VGA显示器上显示的工程,包能用。不像现在网上流传的那个板本!-Implemented on the DE2 board PAL system video input, VGA works on display, including the can. Unlike the spread of the Internet that is now on board!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.37mb
    • 提供者:才子建
  1. alu

    0下载:
  2. A vhdl code for CPU unit with pipeling.It performs all basic operations like ADD,SUB,Shift
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.37mb
    • 提供者:Prasad.M
  1. 数字钟verilog程序

    4下载:
  2. 一个不错的数字钟程序
  3. 所属分类:VHDL编程

  1. EXERCISE_5_3_4_3

    0下载:
  2. CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数据输出进位-M for the clock pulse CLK mode control allow CO to enter into the S displacement control mode shift 0-3 D [7 .. 0] is the data input shift
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.37mb
    • 提供者:623902748
  1. FPGA_IO

    0下载:
  2. Experience counts – especially when engineering the right FPGA solution. And with more than 50 years of experience, Acromag can help you reduce your costs and increase your productivity.-Experience counts- especially when engineeri
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.38mb
    • 提供者:
  1. QPSK

    1下载:
  2. 基于FPGA的QPSK实现调制解调,主程序,测试程序都有-FPGA-based implementation of QPSK modulation and demodulation, the main program, the test program has
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-10-02
    • 文件大小:1.38mb
    • 提供者:卢梦明
« 1 2 ... .96 .97 .98 .99 .00 3501.02 .03 .04 .05 .06 ... 4323 »
搜珍网 www.dssz.com