CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .47 .48 .49 .50 .51 3552.53 .54 .55 .56 .57 ... 4323 »
  1. signaltext

    0下载:
  2. 信号检测,有模数转换芯片驱动,32点周期积分,判决门限2048-Signal detection, analog-to-digital conversion chip driver, 32-point cycle integral, decision threshold 2048
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:1.53mb
    • 提供者:zwl6600233
  1. 32bit-precision

    0下载:
  2. 32 BIT PRECISION ARITHMETIC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.53mb
    • 提供者:ishu
  1. DE2_SD_Card_Audio

    0下载:
  2. 用于altera公司DE2开发板上SD_Card_Audio的实例
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.53mb
    • 提供者:Morgan
  1. DE2_SD_Card_Audio

    0下载:
  2. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.53mb
    • 提供者:tony198456789
  1. DE2_system_NET

    0下载:
  2. DE2_system_NET ALTERA的DE2开发板卡的资料-DE2_system_NET ALTERA DE2 board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.53mb
    • 提供者:dragon
  1. DE2_NET

    1下载:
  2. 用DE2开发板实现的网络控制器。硬件用Verilog语言编写,在Quartus上编译;软件用C语言编写,在Nios2上编译运行。程序已经过测试,功能完好。-DE2 development board with the realization of the network controller. Hardware using Verilog language, compiled in the Quartus software with C language, compiled to run in
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-05-12
    • 文件大小:1.53mb
    • 提供者:符玉襄
  1. SPI

    0下载:
  2. 实现SPI的读写功能,包括准确的延时功能-Implement the SPI read and write capabilities, including accurate delay function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.53mb
    • 提供者:严婧婍
  1. 2011-04-27-Stepper-motor-control-TI-DRV8332DKD.zi

    0下载:
  2. Stepper-Motor Control for TI-DRV8332DKD. Operation with steps of N kHz, while n > 1. Functionality: Forward, backward, hold, stand-by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.53mb
    • 提供者:Abel Tazzman
  1. Digital-stopwatch

    0下载:
  2. 1、了解数字秒表的工作原理。 2、进一步熟悉用VHDL语言编写驱动七段码管显示的代码。 3、掌握VHDL编写中的一些小技巧。 -1, to understand the working principle of digital stopwatch. 2, more familiar with the use of VHDL language driver seven segment display code. 3, master VHDL prepared some of the t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:1.53mb
    • 提供者:
  1. FPGA-Connect4-master

    0下载:
  2. Source code for an example VGA controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.53mb
    • 提供者:bologna
  1. abs_code.rar

    1下载:
  2. 这是用CPLD开发的读取绝对式编码器反馈的信号的代码,读取电机的转子的绝对位置和判断转动方向对于电机控制很实用。,This is read by the CPLD Development absolute encoder feedback signal to the code, read the motor' s rotor position and to determine the absolute direction of rotation is very useful for mot
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.53mb
    • 提供者:dengzhaoyun
  1. ADC7475_Final

    0下载:
  2. This source is used to interface AD7475 with FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.53mb
    • 提供者:tunglinh
« 1 2 ... .47 .48 .49 .50 .51 3552.53 .54 .55 .56 .57 ... 4323 »
搜珍网 www.dssz.com