资源列表
digi_clock
- 用VERILOG编写的数字电子钟，用数码管进行显示时间-VERILOG prepared with digital electronic clock with a nixie tube display time
ROM16_8
- 自己编写的只读存储器ROM16*8的试试很好用的-ROM 16*8
key
- 自己写的键盘的扫描4乘4的键盘VHDL 很好用的-KEY SCAN VHDL
fadder
- 利用两个半加器来组成的全加器，是简单的vhdl语言入门-The use of two and a half adder to form the full adder is a simple entry-vhdl language
sel_stamp
- 可实现找钱功能的自动售邮票机，可买两种邮票，一元的和五角的-Money function can be realized stamp vending machine, to buy two stamps, one dollar and the Pentagon
yuv_rgb
- 完成ITUR656标准的视频流数据向RGB格式的转换。-Complete video streaming ITUR656 standard data format to RGB conversion. Test module
cordic
- cordic implementation in vhdl&c
cnt10
- vhdl 十进制加法计数器设计 已经调试成功-decimal adder vhdl counter the success of design debugging
code
- 一些程式 請大家 多多關照-Some programs more concern please .........
8832135
- 一个具有“百分秒，秒，分”计时功能的数字跑表，可以实现一个小时以内的精确至百分之一秒的计时。 数字跑表的显示读者可以通过编写数码管显示程序来实现，本训练只给出数字跑表的实现过程。 读者还可以通过增加小时的计时功能，实现完整的跑表功能。-A " percentage of seconds, seconds, minutes," digital stopwatch timer can be achieved within an hour of precision to th
4646413214
- 用32位NiosII处理器实现RS232通信，可以给初学者一个借鉴。-NiosII with 32-bit processors to achieve RS232 communication, can give a reference for beginners.
caideng
- 彩灯控制器 vhdl语言开发 eda实验-Lantern controller vhdl language test eda