CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .45 .46 .47 .48 .49 3550.51 .52 .53 .54 .55 ... 4323 »
  1. 15883852DJDPLV_LWB

    0下载:
  2. 数字频率计毕业论文 不是自己做的-Digital Cymometer thesis do not own. . Ha ha
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:30.26kb
    • 提供者:崔晓进
  1. VHDL_PCM

    0下载:
  2. 利 用 来 vhdl 设 计 p cm的 实 现-Vhdl design used for the realization of p cm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:177.2kb
    • 提供者:晓刚
  1. PCM

    0下载:
  2. 基于FPGA的PCM编码器与解码器的设计-about fpga and pcm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:118.54kb
    • 提供者:晓刚
  1. VHDL

    0下载:
  2. 内容1:哈尔滨工程大学信息与通信工程学院的课件-适合初学VHDL语言的人。内容2:VHDL语言详解的讲义。-1: Harbin Engineering University College of Information and Communication Engineering of software- suitable for novice VHDL language. Content 2: VHDL language of the notes explain.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.35mb
    • 提供者:曲思雯
  1. vhdlcode3

    0下载:
  2. here is gangadhar call by mailing me
  3. 所属分类:VHDL-FPGA-Verilog

  1. DEMO3_KX8051_GPS_FTEST_2C5

    0下载:
  2. 此示例是8051核加频率计的联合设计,带有8051IP核资料-This example is the 8051 nuclear increase the frequency of joint design, with the nuclear information 8051IP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:463.55kb
    • 提供者:对着天空
  1. vhdlcode1

    0下载:
  2. E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)vhdl
  3. 所属分类:VHDL-FPGA-Verilog

  1. vhdlcode

    0下载:
  2. E1 (FIRST ORDER EUROPE TRANSMISSION STANDARD)
  3. 所属分类:VHDL-FPGA-Verilog

  1. A-law_enc

    0下载:
  2. A-law Encoder (VHDL)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.96kb
    • 提供者:Victor
  1. adder

    0下载:
  2. FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.38kb
    • 提供者:surya
  1. coeff_rom_3_4

    0下载:
  2. FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.55kb
    • 提供者:surya
  1. coeff_rom_2_5

    0下载:
  2. FIR filter basic verilog code for implementation-FIR filter basic verilog code for implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:1.55kb
    • 提供者:surya
« 1 2 ... .45 .46 .47 .48 .49 3550.51 .52 .53 .54 .55 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭