CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 3549.50 .51 .52 .53 .54 ... 4323 »
  1. Shifter

    0下载:
  2. 这是一个用vHDL语言实现的移位器,可以实现移位功能-This is the design of an shifter using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:180.39kb
    • 提供者:maxpayne
  1. Multiplexer

    0下载:
  2. 这是一个用vhdl硬件描述语言实现的乘法器而不是多路选择器-this is an implimentation of an multiplier rather than multiplexer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:142.47kb
    • 提供者:maxpayne
  1. Hamming_Code

    0下载:
  2. 一个vhdl实现的hamming码编码器-an hamming coder using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:83.13kb
    • 提供者:maxpayne
  1. Divider

    0下载:
  2. 一个用vhdl硬件描述语言实现的一个比较简单的除法器-an divider using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:145.05kb
    • 提供者:maxpayne
  1. CRC_Code

    0下载:
  2. 实现一个循环冗余码,是老师给的例子,别的同学已经验证-a cycle ruduandency code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:101.55kb
    • 提供者:maxpayne
  1. Adder

    0下载:
  2. 实现十六位加法器,是书籍上配套的应该可用-This is an 16 bit adder using vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:102.63kb
    • 提供者:maxpayne
  1. BCD_ADD

    0下载:
  2. 实现BCD码的加法,用VHDL实现,是书籍上配套的-BCD ADDER,Using VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:110.41kb
    • 提供者:maxpayne
  1. rondom

    0下载:
  2. 文章里介绍了移位序列发生器的原理及建立的模型,附有相关的vhdl程序-random vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:134.34kb
    • 提供者:王英超
  1. spi_vhdl_source

    0下载:
  2. SPI的VHDL程序,经过quartus验证的,不错!-SPI of the VHDL program, after verification quartus, yes!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:656.44kb
    • 提供者:王头
  1. Signal

    0下载:
  2. yong VerilogHDL yu yan bianxie de pinlv fa sheng qi,shi yong ISE ruan jian da kai.-Used VerilogHDL to make a frequency builder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1006.92kb
    • 提供者:zxw
  1. SEED-XDTK_MBoard_v4.0

    0下载:
  2. 合众大公司XILINX_V4实验箱原理图-United XILINX_V4 large companies schematic experimental box
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.17mb
    • 提供者:nga
  1. 123456

    0下载:
  2. 很不容易找到的资料,基于VHDL的频率计设计 希望有用-Not easy to find information on the frequency meter based on the VHDL design seek to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:140.43kb
    • 提供者:崔晓进
« 1 2 ... .44 .45 .46 .47 .48 3549.50 .51 .52 .53 .54 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭