CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .47 .48 .49 .50 .51 3552.53 .54 .55 .56 .57 ... 4323 »
  1. mb_rcver

    0下载:
  2. vhdl,1553b接收模块,为以后的解码和过滤提供稳定的输入。-the 1553b receiver mode, provide a proper input for the 1553b s caodec and fliter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:599byte
    • 提供者:王子瑞
  1. w

    0下载:
  2. VHDL编写的一个简单的数码管扫描电路程序-VHDL prepared a simple digital scanning circuit program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:592.98kb
    • 提供者:基哥
  1. a

    0下载:
  2. VHDL编写的一个简单的8位全加器,提供分享-VHDL prepared a simple 8-bit full adder, providing shared
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:397.14kb
    • 提供者:基哥
  1. n2cpu_Embedded_Peripherals

    0下载:
  2. 学习NIOS2的最好的学习资料,能够了解SOPC的教程资料。建议珍藏,NIOS2初学者必备-NIOS2 study of the best learning materials, can understand the SOPC tutorial information. Recommended collection, essential for beginners NIOS2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.75mb
    • 提供者:的说法
  1. Modelsim

    0下载:
  2. 学习MOdelsim的最好的学习资料,能够了解MOdelsim的教程资料。建议珍藏,MOdelsim初学者必备-MOdelsim study of the best learning materials, can understand the MOdelsim tutorial information. Recommended collection, essential for beginners MOdelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.02mb
    • 提供者:的说法
  1. jj

    0下载:
  2. 电子工程师学习的最好的学习资料,能够了解电子设计必学软件资料。建议珍藏,电子设计初学者必备-Electronic engineers to learn the best learning materials, to understand the electronic design will learn software data. Recommended collection, electronic design for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:421.01kb
    • 提供者:的说法
  1. fangbofenpin

    0下载:
  2. 基于CPLD分开发板所实现的1KHz方波的输出-The output of the development board CPLD implemented based 1KHz square wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:260.35kb
    • 提供者:徐浩
  1. threelift

    0下载:
  2. (1)、每层电梯入口处设有上下请求开关,电梯内设有顾客到达层次的停站开关。 (2)、设有电梯入口处位置指示装置及电梯运行模式(上升或下降)指示装置。 (3)、电梯每秒升(降)一层楼。 (4)、电梯到达有停站请求的楼层,经过 1 秒电梯门打开,开门指示灯亮,开门 4 秒后,电梯门关闭(开门指 示灯灭),电梯继续进行,直至执行完最后一个请求信号后停留在当前层。 、能记忆电梯内外所有请求,并按照电梯运行规则按顺序响应,每个请求信号保留至执行后消除。 、电梯运行规则当电梯处于上升模
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.14mb
    • 提供者:范志浩
  1. trafficlight

    0下载:
  2. 一个简单的交通灯的verilog语言的描述,对于新手来说较为适合学习-this is a easy VHDL code for a newer in learning VHDL,it supply with a simple code that describes traffic light
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:9.65kb
    • 提供者:枫林不爱晚
  1. I2C

    0下载:
  2. IIC总线接口模块,完成数据交互,非常实用,也可以作为一个初学者学习程序-IIC bus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.78kb
    • 提供者:guangngqiang
  1. USB2.0

    0下载:
  2. 完整的用VERILOG语言开发的USB2[1].0 IP核源代码,包括文档、仿真文件-USB2 module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:214.99kb
    • 提供者:guangngqiang
  1. CRC

    0下载:
  2. CRC校验参考设计Verilog代码,crc8,16,32bit- crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-23
    • 文件大小:10.1kb
    • 提供者:guangngqiang
« 1 2 ... .47 .48 .49 .50 .51 3552.53 .54 .55 .56 .57 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭