CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .48 .49 .50 .51 .52 3553.54 .55 .56 .57 .58 ... 4323 »
  1. 2ASK

    2下载:
  2. 使用altera的FPGA实现2ASK的调制与解调,内含详细注释与完整工程-FPGA implementation using Altera modulation and demodulation of 2ASK, containing detailed notes and complete project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:57.16kb
    • 提供者:汪少锋
  1. cic_cq

    0下载:
  2. 在altera平台用verilog硬件描述语言实现cic抽取滤波,包含完整的工程代码,已经仿真通过,可以直接用于实践-In the Altera platform using Verilog hardware descr iption language CIC decimation filter, contains the complete project code, has been adopted by simulation, can be used directly in practice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.13mb
    • 提供者:汪少锋
  1. cic_cz

    0下载:
  2. 在altera平台用verilog硬件描述语言实现cic插值滤波,在modelsim软件中仿真通过,包含完整的工程代码,可以直接下载到FPGA中运行-In the Altera platform using Verilog hardware descr iption language CIC interpolation filter, through the simulation in Modelsim software, including the complete project co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.04mb
    • 提供者:汪少锋
  1. dds

    0下载:
  2. 在altera的FPGA上实现直接数字频率合成,即用verilog实现DDS,输出正弦波形,在modelsim软件中仿真通过,已包含所有代码和工程以及二进制流文件。-The realization of direct digital frequency synthesis in the Altera FPGA, which is implemented by Verilog DDS, the output sine wave, through the simulation in Modelsim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:677.94kb
    • 提供者:汪少锋
  1. spi

    0下载:
  2. SPI 从机verilog设计,验证通过!-SPI interface slave verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:820byte
    • 提供者:王一
  1. PLL_Inst

    0下载:
  2. 锁相环基础设计,验证通过,非常适合初学者-Phase-Locked Loop-based design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:794byte
    • 提供者:王一
  1. ds18b20

    0下载:
  2. 在altera的FPGA上使用ds18b20温度传感器制作数字温度计,并用数码管显示。使用的语言为verilog,包含全部工程与文件,可以直接使用。-Making use of DS18B20 digital thermometer temperature sensor in the Altera FPGA, and digital tube display. The language used for the Verilog, including all the projects and fi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:6.69mb
    • 提供者:汪少锋
  1. uart_tx_rx

    0下载:
  2. 在altera的FPGA平台上实现rs232串口的自收发通信,速率为115200波特率,PC机使用串口调试助手即可观察结果。包含全部代码与工程,本人亲自测试通过。-Realization of self transmitting and receiving communication serial port of RS232 In altera on the FPGA platform, at a rate of 115200 baud rate, PC using serial debuggi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-09-24
    • 文件大小:14.66mb
    • 提供者:汪少锋
  1. PWM_music

    0下载:
  2. 在altera的FPGA平台上,使用verilog语言实现蜂鸣器的音乐,内含乐谱理论和verilog实现的FPGA奏乐代码与工程,已经测试通过,可以直接下载到FPGA运行,蜂鸣器播放音乐。-In the Altera FPGA platform, using Verilog language to achieve the buzzer music, FPGA music code and engineering including music theory and implementation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:659.47kb
    • 提供者:汪少锋
  1. A8237

    0下载:
  2. Altera Quartus Megacore of A8237 (DMA Controller). Published by Altera for free after the IP Megacore portfolio has changed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:194.56kb
    • 提供者:Markus
  1. A8251

    0下载:
  2. Altera Quartus Megacore of A8251 (UART). Published by Altera for free after the IP Megacore portfolio has changed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:346.66kb
    • 提供者:Markus
  1. A8255

    0下载:
  2. Altera Quartus Megacore of A8255 (3x8Bit PIO). Published by Altera for free after the IP Megacore portfolio has changed.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:216.08kb
    • 提供者:Markus
« 1 2 ... .48 .49 .50 .51 .52 3553.54 .55 .56 .57 .58 ... 4323 »
搜珍网 www.dssz.com