CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 3571.72 .73 .74 .75 .76 ... 4323 »
  1. fpga

    1下载:
  2. TS流接收机上用的FPGA代码主要是把并行的TS流转成串行的ASI借口-TS stream FPGA code on the receiver is mainly used to flow into parallel serial ASI TS excuse
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.59mb
    • 提供者:LIUSHIJUN
  1. LED_test

    0下载:
  2. QuartusII下面的一个简易LED控制程序,新手可以参考一下-QuartusII following a simple LED control program, and newcomers can reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.59mb
    • 提供者:董俊鹏
  1. vgachar

    0下载:
  2. 在FPGA内部产生一个有字符的视频,并通过VGA显示到显示屏。-Within the FPGA to generate a character video and VGA display to display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:1.59mb
    • 提供者:mingzhanghui
  1. dds

    0下载:
  2. xilinx公司的ddsip核的规格和使用说明,能实现大多数波形的产生。-dds ip core of xilinx company.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.59mb
    • 提供者:lucun
  1. SDRAM_ipcore_

    1下载:
  2. Altera SDRAM ip核详解-Altera SDRAM ip nuclear Detailed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.59mb
    • 提供者:fangyuanyong
  1. quartus-clock.RAR

    0下载:
  2. 设计FPGA电路以模拟多功能电子表的工作过程,功能如下:(1 )数字钟,要求从00:00 :00点计到23 :59:59 (2)数字跑表(3 )调整时间 (4)闹钟设置,可以设置2个闹钟,闹钟时间到了后会提醒,提醒时间持续20 秒,如果此时按A键,则该闹钟解除提醒,如果按住B键,闹钟暂停提醒。但是3 分钟后重复提醒一次。如果闹钟响时没有按键,则响完20秒之后暂停,然后同样3 分钟后重新提醒一次。(5 )日期设置。可以设置当前的日期, 比如2012年08月20 日。-Design FPGA c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:1.59mb
    • 提供者:章梓音
  1. chengfaqi

    1下载:
  2. 基于fpga的乘法器设计 已经验证请放心下载-Fpga-based multiplier design has been verified, please rest assured download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.59mb
    • 提供者:h
  1. led-12864-VHDL

    0下载:
  2. 使用VHDL编写led12864,整个项目文件,可直接使用 -Prepared to use VHDL led12864, the entire project file, and can be used directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:1.59mb
    • 提供者:苏旸
  1. Uart_Base_Unit_Nexys2_500

    0下载:
  2. UART base unit using Nexis2_500 developement board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.59mb
    • 提供者:Valentina
  1. USB-to-RS232-adapter-module

    0下载:
  2. 母板通过FR232R芯片及其外围电路实现USB接口转UART(TTL电平)接口,并提供自定义的双列插针扩展接口;功能子板则分为RS232接口和TTL接口两种,并可根据需要设计RS485/RS422/CAN总线接口。-Motherboard chip by FR232R USB interface and its peripheral circuit switch UART (TTL level) interface, and provide a custom double-row pin exp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.59mb
    • 提供者:伍俊
  1. 9956EABFd01

    0下载:
  2. Spartan-3 FPGA Starter Kit Board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.59mb
    • 提供者:ocunha
  1. SECOND-PAPAER

    0下载:
  2. A VLSI PROGRESSIVE CODING FOR WAVELET-BASED IMAGE COMPRESSION
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.59mb
    • 提供者:saipraveen
« 1 2 ... .66 .67 .68 .69 .70 3571.72 .73 .74 .75 .76 ... 4323 »
搜珍网 www.dssz.com