CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 3571.72 .73 .74 .75 .76 ... 4323 »
  1. 2138

    1下载:
  2. 步进电机驱动器两相细分步进电机 fpga+rom-Stepper motor drive sub-two-phase stepper motors fpga+ rom
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:135.66kb
    • 提供者:pigeoon
  1. anjianxiaodou

    0下载:
  2. 基于verilog的按键消抖程序设计,包括整个工程文件-Based on the key consumer Buffeting verilog program design, including the entire project file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:154.03kb
    • 提供者:lvlv
  1. verilog

    0下载:
  2. 多功能数字时钟的verilog语言描述,基于quarters II平台-Multifunction digital clock verilog language descr iption of quarters II-based platforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:7.13kb
    • 提供者:lvlv
  1. vhdl

    0下载:
  2. 出租车计价器的vhdl语言描述,最新修改过的-Taximeter vhdl language descr iption of the latest revised
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:27.45kb
    • 提供者:lvlv
  1. FPGAImageprocess

    0下载:
  2. 分析了传统电子稳像平台的缺陷,研究并设计了基于FPGA的专用平台。针对该平台研制过程中所涉及的一些关键问题进行了详尽的分析与探讨,给出了可行的解决办法。实验结果表明该平台工作稳定,扩展性好。-Reach and Implementation of Electronic Image Stabilization system based on FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:200.19kb
    • 提供者:葛川
  1. VHDL

    0下载:
  2. vhdl教程,很实用的,至少我认为对于我的课程设计有帮助-vhdl tutorial is very useful, at least I think that the curriculum design for my help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.94mb
    • 提供者:随云
  1. clock

    0下载:
  2. FPGA的时钟算法 完整运行文件 通过Xilinx8.2的环境 波形仿真来实现时钟计数-FPGA clock algorithm to run it through a full environmental Xilinx8.2 simulation waveform to achieve the clock count
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:214.73kb
    • 提供者:qinjin
  1. The-whole-point-of-time

    0下载:
  2. 整点报时with流水灯可调时分可调显示星期-The whole point of time with water lights around adjustable adjustable shows a week
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:2.14kb
    • 提供者:蔡宇佳
  1. 38-decoder

    0下载:
  2. 38译码器,和一般的38译码器一样,二进制与十进制的对应-Decoder 38 and decoder 38 in general, as the corresponding binary and decimal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:207.84kb
    • 提供者:蔡宇佳
  1. Seven-Segment-LED

    0下载:
  2. 七段数码管按键识别,按下1键显示1,按下2键显示2-Seven-Segment LED identification keys, press the 1 key to show the 1, press 2 to display 2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:230.68kb
    • 提供者:蔡宇佳
  1. elec_lock

    0下载:
  2. 电子钟源文件,显示时分秒星期,按相应按键,可以对时分星期加1调整时间-钟源electronic documents to show the weeks when the minutes and seconds, press the corresponding button, you can adjust the hours of time plus 1 week
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:471.11kb
    • 提供者:蔡宇佳
  1. fpga_100_vhdl

    0下载:
  2. 精心搜集总结的FPGA的vhdl语言的100个例程,供初学者分享-Summary of the FPGA carefully collected vhdl language of 100 routines for beginners to share
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:227.58kb
    • 提供者:张海建
« 1 2 ... .66 .67 .68 .69 .70 3571.72 .73 .74 .75 .76 ... 4323 »
搜珍网 www.dssz.com