CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .66 .67 .68 .69 .70 3571.72 .73 .74 .75 .76 ... 4323 »
  1. uart_yll_pro

    0下载:
  2. 基于CPLD的 I2C通信,模块化设计,已在示波器上验证-CPLD The I2C communication, based on a modular design, verified on an oscilloscope
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:474.81kb
    • 提供者:wop636
  1. taxivalue

    0下载:
  2. 我用FPGA来实现,这是一个出租车计价器,用来计算里程,我已在Quartus 2实现。-I used the FPGA to achieve, this is a taxi meter, calculate the mileage, I have been in quartus 2 to achieve.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.21mb
    • 提供者:宋冀生
  1. cnt60

    0下载:
  2. 60计数器,管脚已经锁定,编译下载即可,二位60计数器-60 counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:178.02kb
    • 提供者:武千魄
  1. audio on fpga

    0下载:
  2. THis is the project that demonstrate the audio system on fpga basement. From this starting piont, other researcher can develop their own project easily
  3. 所属分类:VHDL编程

    • 发布日期:2015-11-17
    • 文件大小:3.16mb
    • 提供者:tngotran
  1. sheji2

    0下载:
  2. 基于Verilog的数字温度计,用DS18B20采集温度,通过RS232接口与计算机实现串行通信-Verilog-based digital thermometer with DS18B20 collecting temperature, serial communication interface with the computer via RS232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.67mb
    • 提供者:方思
  1. waterlights_fsm

    0下载:
  2. 采用Verilog语言,编写三段式状态机,实现流水灯操作,已测试验证通过-Using Verilog language, written in three-state machine to achieve water lights operating, it has been verified by test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.85mb
    • 提供者:杨增健
  1. asyn_fifo2

    0下载:
  2. 采用Verilog语言,使用FPGA内部IP核FIFO模块,实现串口的传输-Using Verilog language, the use of FPGA IP core internal FIFO module, serial data transmission
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.76mb
    • 提供者:杨增健
  1. PLL

    0下载:
  2. 采用Verilog语言,使用IP核的PLL,产生3种不同频率的输出,已测试验证通过-Using Verilog language, the use of IP cores PLL, produces three kinds of output at different frequencies, it has been verified by test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.03mb
    • 提供者:杨增健
  1. xilinx_PCIeLogiCore

    0下载:
  2. 基于xilinx fpga的PCIE逻辑IP核-thisis a xilinx_PCIeLogiCore
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.31mb
    • 提供者:helili
  1. gpscode

    0下载:
  2. coding about gps system
  3. 所属分类:VHDL编程

  1. VGAdisplay

    0下载:
  2. 本系统编写了VHDL代码实现对对VGA协议的控制,可以在显示屏上显示分辨率为640*480,刷新频率为60Hz的彩条及彩色图片-The system is written VHDL code for VGA protocol for control can be displayed on the display screen with a resolution of 640* 480, refresh rate of 60Hz and a color picture of color bar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.94mb
    • 提供者:孙佳贝
  1. dianzhen

    0下载:
  2. 需要实现点阵按列依次并且循环显示的效果,可以分析视觉上可以观察到列的变化,则列的扫描频率必定要远远小于行扫描的频率。在程序中,设置行扫描的频率等于前次实验中数码管扫描的频率,设置列扫描的频率为5HZ,即每0.2s显示亮的一列向前推进一列。在程序中,使用16进制计数作为74HC154的输入:分出5hz的频率,并用其计数,将计数值作为74HC154,则其译码产生的输出变化也为5hz,并且实现每列一次选通。由于每行对应的数码管共阳极。直接赋高电平。则可以实现所需要的功能。行扫面则是要实现先依行点亮,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:711.19kb
    • 提供者:丁明凯
« 1 2 ... .66 .67 .68 .69 .70 3571.72 .73 .74 .75 .76 ... 4323 »
搜珍网 www.dssz.com