CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .64 .65 .66 .67 .68 3569.70 .71 .72 .73 .74 ... 4323 »
  1. Xilinx_pcie_DMA_S6_sim_tutorial6

    0下载:
  2. xilinx,spartan 6 DMA 仿真教程-Xilinx_pcie_DMA_S6,sim_tutorial4,DMA control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:454.08kb
    • 提供者:liuluren
  1. caculator

    0下载:
  2. fpga实现了计算器功能,代码烧到altera的板子上可直接运行,别的板子需要把.vhd文件复制并重新生成bit文件-Based on FPGA, I implement a caculator.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.43mb
    • 提供者:韦壮焜
  1. Electronic-piano

    0下载:
  2. 利用VHDL设计电子琴,能够进行7个音符的发声-Design with VHDL Keyboard
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1007.25kb
    • 提供者:*
  1. CPU

    0下载:
  2. 设计一个简易cpu,包含指令集,能够实现有限指令的操作,具体见内部文档-Design a simplified CPU that has its own instructions which it can work with.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.51mb
    • 提供者:韦壮焜
  1. mdio_vhdl

    0下载:
  2. mdio slave code with state machine
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.24kb
    • 提供者:pan yuming
  1. keypad

    0下载:
  2. a keypad scanner for 4*5 keypad
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.36kb
    • 提供者:pan yuming
  1. barrelshifter32

    0下载:
  2. 32位桶形移位器,可以实现算数右移、逻辑右移、算术左移和逻辑左移。-32-bit barrel shifter, can achieve an arithmetic right shift, logical shift right, left arithmetic and logical left.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:711byte
    • 提供者:ellen
  1. decoder

    0下载:
  2. 三八译码器,可以通过三位输入实现八位的输出,可连接FPGA下板。-Thirty-eight decoder output can be achieved through three eight inputs can be connected to the lower plate FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:541byte
    • 提供者:ellen
  1. mux

    0下载:
  2. 二选一数据选择器,可以实现在两个数据中选择一个数据的功能。-Choose one data selector can a data in two data functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:543byte
    • 提供者:ellen
  1. ext

    0下载:
  2. 32位数据扩展,可以将16位的数据扩展为32位,分为算数扩展和逻辑扩展。-32 data extensions that can be extended to 16-bit data 32, into extended arithmetic and logical extension.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:639byte
    • 提供者:ellen
  1. pcreg

    0下载:
  2. pc寄存器,上升沿为寄存器赋值,随时读出寄存器内部的值。-pc register, rising to register assignments, ready to read the internal register values.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:715byte
    • 提供者:ellen
  1. led1

    0下载:
  2. 基于FPGA(Verilog HDL)LED灯实验-Leds flashing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:313.12kb
    • 提供者:Whiteside
« 1 2 ... .64 .65 .66 .67 .68 3569.70 .71 .72 .73 .74 ... 4323 »
搜珍网 www.dssz.com