资源列表
3-8
- 本文件是利用verilog实现的3-8译码器
ds18b20qudong
- 用vhdl驱动ds18b20的程序代码 详细有注释-Vhdl driver ds18b20 with details of the program code with comments
cy62127vll_70bai_vhdl_10
- SRAM CY62127DV30LL. vhdl model
mul
- 8×8乘法器的veilog代码，分几个模块书写，代码都在里面-8 × 8 multiplier veilog code in several modules written in code inside
dianti
- 一个vhdl电梯控制器程序。1、 每层电梯的入口处设有上下请求开关，电梯内设有乘客到达层的停站请求开关。 2、 设有电梯所处位置指示装置及电梯运行模式（上升或下降）指示装置。 3、 电梯每秒升降一层。 4、 电梯到达有停站请求的楼层后，经过1s电梯打开，开门只是灯亮，开门4s后，电梯门关闭（关门指示灯灭），电梯继续运行，直至执行完请求信号后停在当前楼层。 5、 能记忆电梯内外的所以请求信号，并按照电梯运行规则依次响应，每个请求信号保留至执行后消除。 6、 电梯运行
Adder
- VHDL语言设计的加法器，在试验箱上使用8个拨码开关设置要加的2个数，按键按下输出相加的结果，在试验箱上测试通过。-Adder VHDL language design, in the chamber using the DIP switch setting 8 to 2 to add the number of keys pressed result of the addition output of the chamber on the test.
reversible-squarer
- it is hybrid squarer circuit which will be designed using reversible gates which having les hardware complexity with compared to the conventional gates
TAXI_fee_counter
- 在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。-in EDA platform with a single CPLD constitute the digital system design and implementation process.
TranslateToUTOPIA
- VHDL写一个转换到utopia接口的转换源程序.可以进行utopia接口的仿真试验-VHDL to write a converter to convert source utopia interface. Can utopia interface simulation test
ook
- 产生OOK的随机码，可以用于QuartusII中ROM或者RAM中。-OOK generated random code, can be used to QuartusII of the ROM or RAM.
iir
- IIR滤波，采用Verilog编写，用于数字滤波，有测试平台,硬件测试可用-IIR filter, written using Verilog for digital filtering, a test platform
elevator
- elevator verilog HDL code