资源列表
TLC
- 交通灯控制器编码，源描述的编译顺序tlc.vhd，est_vector.vhd-Traffic lights controller code, the source described in order to compile tlc.vhd, est_vector.vhd
time_display&alarm_clock
- 此为在实验板上通过的时钟闹铃程序，源码分别用ASM和VHDL描叙，但两程序功能不同。-this experiment for the board through the alarm clock procedures were used ASM source VHDL and depicts, but the two procedures different functions.
9.7_DIRIVER_control
- 基于Verilog-HDL的硬件电路的实现 9.7 步进电机的控制 9.7.1 步进电机驱动的逻辑符号 9.7.2 步进电机驱动的时序图 9.7.3 步进电机驱动的逻辑框图 9.7.4 计数模块的设计与实现 9.7.5 译码模块的设计与实现 9.7.6 步进电机驱动的Verilog-HDL描述 9.7.7 编译指令-\"宏替换`define\"的使用方法 9.7.8 编译指令-\"时间尺度`timescale
phone-controller
- 电话用户信令的控制器源码，此外还包括 相应的测试程序以及批处理文件do。
hdsdi_crc2
- xilinx virtex5 HDSDI_crc码-HDSDI_crc code
jtag_slave.4
- 1.1 Compliant with IEEE 1149.1 1.2 Support mandatory BYPASS, SAMPLE/PRELOAD, EXTEST instructions 1.3 Support user register connection beetween TDI-TDO 1.4 Boundary-scan register consist of cell type BC_1
nand4_1_vhdl
- 这是用VHDL语言设计的四输入与非门电路,很简单,也很实用,希望对大家能有帮助,谢谢批评指导.
64_tlc
- 交通控制灯的控制设计 实现的功能基本齐全-Traffic control light control design to achieve an almost fully functional
4Verilog-FIFO
- FIFO的简单编程，该FIFO的深度为4，宽度为32，其接口类型见文件中的图标及其注释。-This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH and `FDEPTH. For this example,
SPLITFFT
- 分裂基快速FFT。使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。-Very Fast for FFT
verilog-ex
- traffic light controller.
process
- 利用VHDL硬件描述语言来实现正余弦信号的产生-Using the VHDL hardware descr iption language to achieve the generation of a positive cosine signal