CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 3568.69 .70 .71 .72 .73 ... 4323 »
  1. Xilinx_FPGA_DL

    0下载:
  2. Xilinx FPGA Downloader without SPROM or Parallel EPROM.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.45kb
    • 提供者:ian
  1. i2cvhdl

    0下载:
  2. i2c接口编程试验,quartusII开发-i2c Programming Interface testing, development quartusII
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.45kb
    • 提供者:赵晗
  1. log4

    0下载:
  2. this file is vhdl code of log4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.45kb
    • 提供者:nasser
  1. i2c

    0下载:
  2. 在此提供I2c的读写程序,新人上路请大家多多指教,如有不妥的地方请不吝赐教-This provides I2c the literacy program, new exhibitions on the road please, if nothing wrong with it please let us know
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.45kb
    • 提供者:liulang
  1. CAT24WC02

    0下载:
  2. S3C44BOX模拟IIC读写EEPROM-S3C44BOX simulation IIC EEPROM read and write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.45kb
    • 提供者:baimandong
  1. manchester

    0下载:
  2. 曼彻斯特和差分曼彻斯特编码的实现 分析:曼彻斯特编码是将每个码元的中央实现跳变,具体的码字表示为:1->10,0->01.-Direct code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.45kb
    • 提供者:snoopy
  1. FCS_16

    0下载:
  2. Frame Check Sequence 16 bit Generator (CRC-CCITT and CRC-16)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2.45kb
    • 提供者:hadimk
  1. FIFOUART

    1下载:
  2. fpga实现的基于FIFO的异步串行通信代码,描述语言为Verilog-fpga-based FIFO asynchronous serial communication code descr iption language Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2.45kb
    • 提供者:jiangliang
  1. add

    0下载:
  2. verilog编写的浮点数加法器.包含两个文件。-floating adder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.44kb
    • 提供者:韩冰
  1. digital-alarm-clock

    0下载:
  2. this the main code for a digital alarm clock.-this is the main code for a digital alarm clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:2.44kb
    • 提供者:chhavi
  1. led

    0下载:
  2. 采用并行算法实现流水灯设计,其中top_module是顶层文件。-Flash light by parallel algorithm design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.44kb
    • 提供者:许雷
  1. async.v

    0下载:
  2. verilog code for UART module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.44kb
    • 提供者:hikem
« 1 2 ... .63 .64 .65 .66 .67 3568.69 .70 .71 .72 .73 ... 4323 »
搜珍网 www.dssz.com