CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .67 .68 .69 .70 .71 3572.73 .74 .75 .76 .77 ... 4323 »
  1. ps2_1

    0下载:
  2. EDA实验--PS2键盘实验:利用键盘作为输入设备,显示器作为输出设备,FPGA将键盘输入的数字键的编码进行编码,然后在显示器上显示。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.43kb
    • 提供者:黄龙
  1. rs232-code

    0下载:
  2. RS232 serial convertor to tranfer the serial data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.43kb
    • 提供者:rahulshandilya1
  1. I2C Controller Code

    0下载:
  2. I2C Controller source code
  3. 所属分类:VHDL编程

  1. dec

    0下载:
  2. verilog code for decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.42kb
    • 提供者:Nilendu Ghosal
  1. Vhdl

    0下载:
  2. Very hardware descr iption language tutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.42kb
    • 提供者:hamed
  1. b60jian2

    0下载:
  2. 60进制减法 相比较 代码效率高 可以进行级联-60 compared to 229 subtraction efficient code can be concatenated
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.42kb
    • 提供者:johu
  1. mouse

    0下载:
  2. Source code PS2 mouse for Xilinx FPGA Spartan 3E.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2.42kb
    • 提供者:sim210
  1. rs232

    0下载:
  2. 本设计是PC和FPGA的串口通信的程序,用的是VERILOG语言,调试成功,用户可根据自己的项目稍作改动。-The design is a PC and the FPGA' s serial communication procedures, using a VERILOG language, debugged, the user can make a little change according to their own projects.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.42kb
    • 提供者:陆景鹏
  1. main

    0下载:
  2. 采用现场可编程逻辑器件(FPGA)制作,利用EDA软件中的verilog HDL硬件描述语言控制进行控制,然后烧写实现.按键7~1分别用于七个音符的发音(DO,RE,MI,FA,SO,LA,SI),同时LED灯点亮。按键8和9用于控制乐曲的播放,可以选择三个曲子的播放。-Using field-programmable logic device (FPGA) production, the use of EDA software verilog HDL hardware descr iption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.42kb
    • 提供者:
  1. rs232

    0下载:
  2. VHDL 语言如何写串口的源代码,很详细的-VHDL for uart
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.42kb
    • 提供者:123456
  1. IIC_core

    0下载:
  2. 上面是IIC_CORE模块,用来实现IIC协议的Verilog的ip核,本人已经应用过,很好用的!-The above is IIC_CORE module used to implement the ip Verilog IIC nuclear agreement, I have applied before, very good use!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.42kb
    • 提供者:xingzhanpeng
  1. Xilinx_TFT_serial

    0下载:
  2. 基于FPGA/CPLD平台的640*480分辨率的TFT-LCD控制器,通过UART口接收外部输入信号-Based platform FPGA/CPLD 640* 480 resolution TFT-LCD controller, an external input signal received through the UART port
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:2.42kb
    • 提供者:瑜玉
« 1 2 ... .67 .68 .69 .70 .71 3572.73 .74 .75 .76 .77 ... 4323 »
搜珍网 www.dssz.com