资源列表
lcd
- exemple vhdl couter to lcd
M1170
- IIC/SPI转串口芯片M1172的测试代码-Sample test program for I2C/SPI UARTs, adapted from DOS test program for 8-bit UARTs
DE2_pin_assignments
- DE2_pin_assignments DE2开发板引脚设置-DE2_pin_assignments DE2 development board pin
Frequence-Test
- 基于FPGA的数字测频电路（307.617KHz），verilog文件。分频模块，循环移位除法模块，测频模块。- U57FA u4E8EFPGA u7684 u6570 u5B57 u6D4B u9891 u7535 u8DEF uFF08307.617KHz uFF09 uFF0Cverilog u6587 u4EF6 u3002 u5206 u9891 u6A21 u5757 uFF0C u5FAA u73AF u79FB u4F4D u9
LCD
- LCD1602的程序，只需改一改显示常量就可以！在ISE中调试成功-LCD1602 process, just simply show the constants can be! Successful commissioning of the ISE
treedivf
- 三分频电路设计，采用VHDl语言完成的，希望对初学者有帮助-sanfenpin
vga_ctrl
- based vga controller
VHDLRS232Slave
- 本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以
vhdl416yima.doc
- 四十六译码器 是用if语句描述的-library IEEE use IEEE.std_logic_1164.all entity encoder4_16 is port ( d: in STD_LOGIC_VECTOR (3downto0) q: out STD_LOGIC_VECTOR (15downto0)) end encoder4_16 architecture encoder_if of encoder4_16 is begin
mul_booth
- 基于BOOTH的32位快速乘法器的设计源码
FPGAcoreofthesource
- FPGA核心部分源码,了解FPGA运行原理-FPGA core of the source code to understand the operating principle FPGA
bhsvhdl
- I uploaded vhdl progrgrams on AND gate, JK flip flop,OR gate, Xor gate