CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .71 .72 .73 .74 .75 3576.77 .78 .79 .80 .81 ... 4323 »
  1. SSRAM_by_Verilog

    0下载:
  2. ssram读写接口设计的详细资料,具有指导价值。包括了主要的读写源代码和时序图。-Details interface design of reading and writing of ssram,it have guidance value.Including the main source code to read and write and sequence diagram.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:251.36kb
    • 提供者:王虎
  1. CAN_Verilog

    0下载:
  2. CAN协议控制器,用verilog语言详细描述CAN协议,同时还有can测试程序 -CAN Protocol Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:32.05kb
    • 提供者:钱红
  1. UART

    0下载:
  2. uart程序包含了串口的VERILOG程序以及测试代码-The program contains the serial uart VERILOG program and test code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:407.08kb
    • 提供者:钱红
  1. usb

    0下载:
  2. 本文包含了USB的verilog程序及测代码-This article contains a USB verilog code and testing procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:151.57kb
    • 提供者:钱红
  1. vga

    0下载:
  2. 本文包含了VGA的verilog程序及测代码-This article contains a VGA verilog code and testing procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:134.93kb
    • 提供者:钱红
  1. CANBUS

    0下载:
  2. 本文包含了CAN的verilog程序及测代码-This article contains the CAN verilog code and testing procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.01mb
    • 提供者:钱红
  1. traffic-light-design

    0下载:
  2. 基于ISP的交通灯设计,实现了各路状态转换、警察控制、行人请求功能。-ISP traffic light design, to achieve the brightest state transitions, police control, pedestrian request feature.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.89mb
    • 提供者:逍遥一笑
  1. frequency

    0下载:
  2. verilog编写的双量程频率计及仿真测试程序,采用500MHz系统时钟-verilog prepared dual-range frequency meter and simulation test program, using 500MHz system clock
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.66kb
    • 提供者:薛思洋
  1. frame

    0下载:
  2. verilog编写的帧同步检测代码及仿真程序。帧信息序列用伪随机码表示,同步码为100110-frame synchronization detection code written in verilog and simulation procedures with frame information using a pseudo-random code sequence, and synchronization code 10011011
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.75kb
    • 提供者:薛思洋
  1. i2c_slave

    0下载:
  2. 使用verilog语言实现I2C Slave功能模块,带有地址匹配和8位寄存器和8位数据读写。-verilog HDL I2C Slave function module with address matching and eight 8-bit data registers and write.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:372.56kb
    • 提供者:joans
  1. msp430f5529_digital_clock

    0下载:
  2. 这是一份msp430f5529开发板的数字钟例程,实现了数字时时钟,指针式时钟,背光调整等一系列完善的功能-This is a digital clock routine of msp430f5529, it has digital clock, pointer type clock, backlight adjustment and a series of perfect functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.5mb
    • 提供者:tanxiaoyao
  1. msp430f5529_accelerater

    1下载:
  2. msp430f5529开发板的加速度计实验程序,可以实验加速度计,里面编写了两个简单的使用加速度计的小游戏-msp430f5529 development board accelerometer experimental procedure can experiment accelerometer, which prepared two simple little game using accelerometer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.5mb
    • 提供者:tanxiaoyao
« 1 2 ... .71 .72 .73 .74 .75 3576.77 .78 .79 .80 .81 ... 4323 »
搜珍网 www.dssz.com