资源列表
key
- 键盘4乘4控制的小程序，在VHDL环境下-oh
counter-achieved-by-verilog
- 该代码用Verilog语言实现了计数功能，主要实现29为计数，已通过仿真验证。-The code in Verilog realize the counting function, the main achievement of 29 counts, has been verified by simulation.
8b10b_dec
- vhdl语言编写，8b10b解码器模块设计-vhdl language, 8b10b Decoder Module
src
- _seg7x8_dynamic_disp 七段数码管动态显示-_seg7x8_dynamic_disp Seven-Segment LED dynamic display
I2CSearcher
- I2C Searcher for Arduino. This program is particulary usefull, if you trying to access an I2C device that you dont know the device id.
jiaozhi_and_jiejiaozhi
- 交织和解交织模块，采用矩阵交织方式，且有两套并行存储器，可以实现连续数据流操作，不会有数据滞留和丢失
bijiaoqi
- 这是一个用VHDL编写的简单的两位数值比较器，数值类型为BIT型-It s a compare device whice compiled with VHDL
arbitration
- arbiter code in verilog hdl
UART_FPGA
- usart for fpga,usart for fpga-usart for fpga,
DecoderAudio
- 本程序为SDI的音视频分离Verilog程序，信号通过分离后，可以分离出视频和音频信号。-This procedure for the separation of SDI audio and video Verilog program, the signal after the separation, can be isolated video and audio signals.
IR
- FPGA实现的红外IR解码程序，已成功通过Quartus编译，可实现红外正确接收和数据解码提取。-This is a verilog IR decoding program. It has been already compiler through the QuartusII.
digital_clock
- 本实验设计一个能够显示时、分、秒的数字时钟，时间在七段数码管上显示，显示数字为十进制数。通过开发板上的按键调整数字时钟的时间，分别用四个按键来控制分、时的增减，对于分、时的调整只影响本位，不产生进位或借位。各按键及数码管的功能要求如表1 所示。需要特别说明，因为开发板数码管的显示位宽不够，因此，通过一个开关进行切换选择（如：开,显示时分；关,显示分秒）。-When this experiment to design a display hours, minutes, seconds, digit