CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 3561.62 .63 .64 .65 .66 ... 4323 »
  1. ELEC_LOCK

    0下载:
  2. 4位电子密码锁,带键盘扫描、按键防抖动、LCD驱动编译码-four electronic password lock with a keyboard scan button shake, LCD driver encryption
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.5kb
    • 提供者:xf
  1. StepperMotorPorts

    0下载:
  2. 一款简单的可以用来驱动4线或6线的步进电机控制器
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.5kb
    • 提供者:李利歌
  1. LDPC_DVB-T2

    0下载:
  2. LDPC encoding code in 1/2code rate for DVB-T2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.5kb
    • 提供者:李哲范
  1. clock.rar

    0下载:
  2. 用vhdl实现的多功能时钟,有整点响铃,秒表等多种功能,Use VHDL to achieve multi-functional clock, there is the whole point of the bell to ring, a variety of functions such as stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.5kb
    • 提供者:liaocongliang
  1. pdm

    1下载:
  2. 适用于endat2.2协议的线缆延迟补偿模块,用于修正因线缆延迟导致的时序错位-Endat2.2 protocol suitable for the cable delay compensation means for correcting the timing misalignment due to a delay caused by cables
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:2.5kb
    • 提供者:苟李
  1. FPGA source files

    0下载:
  2. this is an introduction to best source code
  3. 所属分类:VHDL编程

    • 发布日期:2014-11-13
    • 文件大小:2.5kb
    • 提供者:kamyar
  1. Pipeline_cpu

    0下载:
  2. this file contain descr iption of cpu in VHDL language that implies pipeline fetching.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.5kb
    • 提供者:babak aghaei
  1. rs422_r

    0下载:
  2. 此功能模块实现了422标准协议的单字节接收功能,采用了起始位+8位数据位+奇校验+1停止位的方式,实现了串行输入并行输出的功能。-This function module implements the standard protocols 422 single-byte receive function, using the start bit+ 8 data bits odd parity+1+ stop bits, enabling a serial input parallel outpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.5kb
    • 提供者:小白
  1. spi_master_phy

    0下载:
  2. 这是spi接口传输的一部分内容,本源码一共三部分,功能:spi接口的的实现即对外设的读写数据-This is the spi interface transfer part of the contents of a total of three parts of this source, function: spi interface that the realization of the read and write data to the peripheral
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.5kb
    • 提供者:guoguo
  1. n_shift_reg

    0下载:
  2. N 位移位寄存器vhdl 代码,已经验证过,可以直接拿来用,包含有QUARTUS 文件和仿真文件
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.5kb
    • 提供者:longjiezhong
  1. VGAbars_1016

    0下载:
  2. VGA Bar Generator generates VGA timing and outputs bars of fixed colors. Tested on Xilinx Spartan3 SP305 board and works fine.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2.5kb
    • 提供者:Michael Stamler
  1. New-Microsoft-Word-Document

    0下载:
  2. vhdl code for 3-bit binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.5kb
    • 提供者:vanitha
« 1 2 ... .56 .57 .58 .59 .60 3561.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com