资源列表
QuartusII_RAM
- 怎样调用IP核设计RAM，，非常简单的设计-How IP-core design called RAM,, a very simple design
CLA.VHDL.CODE
- cla vhdl code with a picture files.
FPGA
- 自行选取四首乐曲的一部分，采用VHDL语言层次化和模块化的设计方法， 实现多首乐曲演奏电路的设计 -4 to select the part of music, the use of VHDL language and modular hierarchical design methodology, multi-song concert circuit design
mima
- 基于FPGA的电子密码锁控制电路的设计，包涵源代码和密码锁的整体组装设计原理图-FPGA-based electronic code lock control circuit design, includes source code and password lock schematic design of the overall assembly
ask100
- 时钟同步模块：通过时钟同步模块，将模拟前端提取的时钟信号和数据进行同步，使得数字后端可以正确读取数据。-Clock synchronization module: The clock synchronization module, the analog front-end of the clock signal extraction and data synchronization, making the number of back-end data can be read correctly
I2CVerilog
- I2C 控制器的 Verilog源程序, 适用于FPGA等应用领域-I2C controller Verilog source code,I2C controller Verilog source code
myAddSub
- Verilog adder for alu develpment
Protecting_FPGA
- How to protect your FPGA design (IP) on SRAM based FPGA s against copying.
FPGA
- 文中详细介绍了关于FPGA的相关内容和入门要领，便于读者学习和进行综合提高-Text in detail on the FPGA and the associated key entry for the reader a comprehensive study and improve the
LTC2624_TEST_OK
- 以简单的三角波来测试dac芯片LTC2426的功能是否正常.使用的开发板是Xilinx XC3S200AN,使用芯片的转化通道CHO,最后的输出结果为Vp-p大概为3.3V的三角波(Vp-p的大小由参考电压所决定)-A simple triangle wave dac chip to test whether the normal function of the LTC2426. The use of the development board is the Xilinx XC3S200AN,
trafficlight
- 设计一个十字路口的交通灯控制系统，用实验平台上的LED发光二极管显示车辆通过的方向（东西和南北各一组），用数码管显示该方向的剩余时间。要求：工作顺序为东西方向红灯亮45秒，前40秒南北方向绿灯亮，后5秒黄灯亮。然后南北方向红灯亮45秒，前40秒东西方向绿灯亮，后5秒黄灯亮。依次重复。有紧急事件时允许将某方向一直开绿灯或者开红灯，另外允许特定情况两方向均为红灯，车辆禁行，比如十字路口恶*通事故时，东西，南北两个方向均有两位数码管适时显示该方向亮灯时间。-Function of the real
VHDL
- vhdl 数字逻辑设计 数字eda设计，vhdl语言设计实例入门-vhdl