CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .76 .77 .78 .79 .80 681.82 .83 .84 .85 .86 ... 4323 »
  1. zidongshouhuoji

    0下载:
  2. 设计一个自动售货机控制系统。该系统能完成对货物信息的存储、进程控制硬币处理、余额计算、显示等功能。可以管理4种货物,每种货物的数量和单价在初始化时输入,在存储器中存储。用户可以用硬币进行购物,按键进行货物选择,售货时能够根据用户输入的货币来判断钱币是否足足够,钱币够则根据顾客要求自动售货,钱币不够则给出提示并退出;能够自动计算出应找的钱币余额、库存数量并显示。-Design a vending machine control system. The system is able to compl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.04kb
    • 提供者:武文
  1. carslight

    0下载:
  2. 输入信号:左转弯传感器LH,右转弯传感器RH和紧急制动或慢行传感器JMH,另外,汽车尾灯主要是给后面行使汽车的司机注意。为了使尾灯的光信号更明显,采用亮灭交替的闪烁信号,其闪烁周期为2秒,即尾灯亮1秒,灭1秒,再亮1秒…。在图9-21中设置了一个1秒时钟的输入信号CP。 输出信号:输出共设两个,左面一个尾灯,右面一个尾灯,既左转弯时指示灯LD和右转弯时指示灯RD。-input signal : LH sensor made a left turn, Peccant RH sens
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.04kb
    • 提供者:li
  1. qicheweidengkongzhi

    0下载:
  2. 汽车尾灯控制系统 汽车尾灯控制器的VHDL程序实现 -car taillight control system controller car taillight VHDL program
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.05kb
    • 提供者:张文
  1. 50MHz

    0下载:
  2. 智能机器人 采用很复杂的程序设计 看不懂别怪我-Intelligent robots use complex programming can not read Do not blame me
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.05kb
    • 提供者:大卫
  1. i2c

    0下载:
  2. 利用verilog编写的I2C协议,已经通过调试成功,并且对SAA7113配置成功,可以使用。-Verilog to write I2C protocol, through the debugger, and SAA7113 configuration is successful, you can use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.05kb
    • 提供者:蔡青青
  1. ramrw

    0下载:
  2. 一个用外部MCU通过FPGA来访问外部RAM的文件-an external MCU used by FPGA to access external RAM documents
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.05kb
    • 提供者:汪涌
  1. dualslope_digit

    0下载:
  2. 双斜率模数转换器的数字时序控制部分,可以综合-dualslope digital timing control circuits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.05kb
    • 提供者:king
  1. 111

    0下载:
  2. FPGA virtex5 串口通信并点亮LED灯显示-FPGA virtex5 serial communication and turn on the LED light display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.05kb
    • 提供者:段家诺
  1. clock2Hz

    0下载:
  2. this fpga spartan 3e based project file .the project is the game based on vga. this file contains 2,20,25,400Hz clock generating file as per required for the project.-this is fpga spartan 3e based project file .the project is the game based on vga.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.05kb
    • 提供者:yasir
  1. SecondDelay

    0下载:
  2. verilog源代码。 秒倒计时Verilog设计(倒计时秒数可设置),可根据系统时钟更改参数。 -verilog source code,to implement the second counter, with the second number as a parameter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.05kb
    • 提供者:李海华
  1. VHDL8

    0下载:
  2. 一个VHDL拨码开关以及数码管显示的例程,让你更好的明白VHDL查表法的方便,从而减少逻辑单元的使用。-A VHDL DIP switches and digital LED display routine, so you better understand the convenience of VHDL look-up table, thereby reducing the use of logic cells.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.05kb
    • 提供者:wyb
  1. PN_code_capture_and_tracing

    0下载:
  2. 一个完整的pn码捕获与跟踪的VHDL源码,并行匹配滤波器捕获,锁相环跟踪.-A complete pn Code Acquisition and Tracking of the VHDL source code, parallel matched filter to capture, phase-locked loop tracking.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.05kb
    • 提供者:王永俊
« 1 2 ... .76 .77 .78 .79 .80 681.82 .83 .84 .85 .86 ... 4323 »
搜珍网 www.dssz.com