CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 914.15 .16 .17 .18 .19 ... 4323 »
  1. FLASHROM

    0下载:
  2. 利用Verilog通过JTAG口对FPGA(AP030)的 flashrom编程-JTAG port through the use of Verilog for FPGA (AP030) in flashrom Programming
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.63kb
    • 提供者:赵丹
  1. iic

    0下载:
  2. verilog实现IIC读写AT24C02-IIC rw AT24C02
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.63kb
    • 提供者:Jay
  1. nan

    0下载:
  2. 液晶显示屏显示汉字“年”的驱动程序VHDL-nian VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.63kb
    • 提供者:汪国磊
  1. uplod7

    0下载:
  2. A Verilog program to find implement DVR
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:3.63kb
    • 提供者:aassaapp
  1. asi

    2下载:
  2. 在公司做的一个用FPGA实现的数字电视系统中 ASI转TS流的程序-done in the company of an FPGA using the digital television system to ASI TS flow procedures
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.63kb
    • 提供者:无朝
  1. 80C51-SING

    0下载:
  2. 80c51单片机,实现唱生日快乐歌的汇编语言-80c51 microcontroller, sang Happy Birthday to achieve the assembly language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.63kb
    • 提供者:萨拉
  1. fsk

    0下载:
  2. 实现数字调频,已编译好。通过时钟分频产生不同的频率。-Digital FM, has been compiled. Clock frequency generated by different frequency.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:3.64kb
    • 提供者:坚持
  1. wallace

    1下载:
  2. This a code for wallace tree multiplier-This is a code for wallace tree multiplier
  3. 所属分类:VHDL编程

    • 发布日期:2013-05-20
    • 文件大小:3.64kb
    • 提供者:vlsi
  1. WIRELESS

    0下载:
  2. This file contains source code for DS-CDMA transciver using VHDL. it is having two source codes one is for Transmitter and another is for reciever programme.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-11-16
    • 文件大小:3.64kb
    • 提供者:RUPA KRISHNA
  1. verilog_dianti

    0下载:
  2. 一组两个电梯的控制器,希望对初学Verilog硬件描述语言的人有帮助。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:3.64kb
    • 提供者:zz
  1. clock

    0下载:
  2. 用verilog实现的数字钟,已经在ACTEL公司的A3P030的开发板上成功运行-Digital clock with Verilog , successfully ran on the board of ACTEL A3P030
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.64kb
    • 提供者:萧月
  1. a4

    0下载:
  2. CPLD与单片机串行通信实例 -CPLD with examples of serial communication Serial communication instance
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.64kb
    • 提供者:刘志杰
« 1 2 ... .09 .10 .11 .12 .13 914.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com