CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .74 .75 .76 .77 .78 3079.80 .81 .82 .83 .84 ... 4323 »
  1. KM

    0下载:
  2. vhdl code 16 bit processor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:10.45kb
    • 提供者:kante
  1. ttytest

    0下载:
  2. S3C6410 uart3的读写操作,包括比特率等的设定-IO on UART3 of S3C6410
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:10.44kb
    • 提供者:sunyu
  1. xilinx_uart_vhdl

    0下载:
  2. 这是xilinx公司的uart源代码,希望对需要的朋友有所帮助
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10.44kb
    • 提供者:adsjkloi
  1. ks0108lib

    0下载:
  2. ks0108 lcd code. for the ks0108 controller based graphic lcd. this lcd is economical.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:10.44kb
    • 提供者:Vas
  1. ADC

    0下载:
  2. 使用TI公司的TLC549芯片实现模数转换,使用verilog语言进行编程,功能完整-Using TI' s TLC549 chip analog to digital conversion, using verilog programming language, full-featured
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:10.44kb
    • 提供者:
  1. LCD

    0下载:
  2. 用于12864的LCD驱动的VHDL源程序代码,可显示四幅图片-The LCD driver for 12864 VHDL source code can be displayed four pictures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:10.43kb
    • 提供者:leisixinyang
  1. bxfsq

    0下载:
  2. 实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 --各种波形的线形叠加输出。 -Achieve four common sine wave, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled output (square wave- A duty cycle is contr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:10.43kb
    • 提供者:李海平
  1. DB25-JATA10

    0下载:
  2. 这是用于ALTERA公司CPLD/FPGA芯片的并口下载器,里面的电阻、电容的参数都是对的,是成熟产品的并口下载器设计方案。-This is used ALTERA chip CPLD/FPGA parallel port download, parameters of resistance, capacitance inside is all right, is a mature product parallel download device design scheme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:10.43kb
    • 提供者:孙明杰
  1. code

    0下载:
  2. 实现FPGA对总线的读写操作,能够直接移植到FPGA上进行实验-The FPGA to read and write operations on the bus, can be directly ported to the FPGA experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:10.43kb
    • 提供者:jiahui
  1. szgysj

    0下载:
  2. 工业设计-industrial design
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:10.43kb
    • 提供者:苏裕
  1. test-bench

    0下载:
  2. 如何编写测试文件,,test bench的编写方法和是列,,总结的非常好的东西-how to code test bench in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:10.43kb
    • 提供者:jerly
  1. New-Folder

    0下载:
  2. nhu lai than chung nhu con ga
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:10.42kb
    • 提供者:nghia
« 1 2 ... .74 .75 .76 .77 .78 3079.80 .81 .82 .83 .84 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭