资源列表
SATA_IP_FPGA
- SATA协议简要分析及其FPGA实现说明- SATA1.0 IP based on Fpga
CRC
- CRC校验码，实现了求得3bit信息序列的CRC校验码，生成多项式取g(x)=X^3+X+1,对应的生成序列为1011.-CRC is to achieve the sequence information obtained 3bit the CRC generator polynomials take g (x) = X ^ 3+ X+ 1, corresponding to generate a sequence of 1011.
TDvedynausermanual
- ve-DYNA® 为用户提供了车辆动力学、车辆非线性行为的可配置仿真模型。用户根据自己的工程问题选择合适的车型（轿车，货车，拖车）和适当的版本（低级，标准，高级）就能实现不同的应用。用户基于模型就能开发自己的控制算法或者部件，然后通过离线仿真和硬件在回路仿真来进行检验和验证。只需要进行鼠标键盘的操作，就可以对种种的动力学问题进行分析，比如悬架动力学，车辆动力性或操纵稳定性。这样 就 能够减少昂贵而且费时甚至是危险的实车试验。可以在无人监控的情况下完成整个的测试、优化和系统验证 。本文为v
Aircon
- VHDL code for air con
IR
- 是对9016遥控器解码的一个Verilog程序。-A verilog file about the decoding of 9016 remote-control unit.
SD_Card
- sdhc卡spi扇区读verilog例程。包含sdhc卡初始化模块及一个扇区读模块，扇区读完数据放在一个fifo中缓存，为之后的工作做准备，可以集成到自己的项目中。已经在闪迪8Gsdhc卡上亲测成功-sdhc card sector read spi verilog routine. Initialization module and a read module contains sdhc card sector, the sector read data in a cache fifo in
fenpin
- 用verilog语言设计了一个分频器，晶振频率为50MHz(A frequency divider is designed in Verilog language. The frequency of crystal oscillator is 50MHz)
rom_test
- rom读写实验，实现FPGA内部rom数据存取(rom read and write,this is a good document for study FPGA verilog)
fp
- 通过quartus2软件使用VHDL语言将输入频率分频的程序(divide the frequency)
e_pro_restored
- 2011年电子设计大赛e题《简易数字信号传输分析仪》verilog源代码，分信号源和分析仪两部分-2011 electronic design competition e question the simple digital signal transfers analyzer "verilog the source code, and the points the signal source and the two parts analyzer
VGA(FPGA)
- 基于FPGA的VGA工程文件以及相应的参考资料-FPGA-based VGA engineering documents and the corresponding reference
10_rom_test
- rom ip核的配置，以及测试文件，适合初学者使用。(ROM IP core configuration, as well as test files, suitable for beginners to use.)