资源列表
TFT-LCD
- 这是一个介绍tft_lcd显示原理的PPT文件，主要是用verilog语言写出了它的显示过程-This is an introduction to the principles of tft_lcd show PPT file, verilog language write the display process
etd-0407109-183702-81-001[1]
- 文章介绍了YUV向RGB颜色空间转换的硬件电路实现算法.在高基乘法算法基础上,建立了参数化高基乘法算法模型,并给出了Verilog HDL描述 小数乘法的整数乘法近似和近似误差给予了详细的讨论.采用乘法单元复用的设计结果将在两个时钟周期内完成YUV向RGB的颜色空间转换.-This paper introduces the YUV to RGB color space conversion hardware algorithm. Matrix multiplication algorithm i
sdram_learn_8bit
- fpga 学习资料，老师给的，讲如何实用ram,比较实用-learning information for beginning learners
vhdl
- 基于PicoBlaze的实时时钟设计。PicoBlaze是Xilinx的8位软核。采用汇编语言编写。-Uart real timer
digital_clock
- FPGA数字时钟，基于verilogHDL-FPGA digital clock, based verilogHDL
实验10 输入捕获实验
- 输入捕获实验 捕获高电平 低电平 实现定时中断(The input capture experiment captures the high level and low level to achieve timing interrupts)
Chapter-9
- Verilog编写的异步串行FIFO程序，包括各种标志位，指针注释，其中还有SDRAM的读写程序-Asynchronous serial FIFO write Verilog procedures, including a variety of flag, pointer annotations, among them a SDRAM read and write procedures for
Key_Dis---2
- 另外一种实现键盘动态扫描的方法2，根据按键的位置显示1-9，属于FPGA基础应用程序-Another way to achieve dynamic scanning keyboard 2, according to the location of the keys show 1-9, belonging to FPGA-based applications
spart6_ddr2_example_source
- 这是目前比较新的平台spart6上的MCB的实例，spart6内置一个DDR2的控制器，对于需要用到新平台的朋友，有一定的帮助。-This is a relatively new platform spart6 instance on the MCB, spart6 built a DDR2 controller, need to use a new platform for friends, have some help.
Vivado入门与提高Demo（一）（含源文件）
- Vivado入门与提高Demo，大家看看。(Vivado entry and improve Demo)
Vivado入门与提高Demo（一）（含源文件）
- vivado学习一本通，让你完全掌握vivado的常用功能(Let you fully master the common functions of VIVADO)
vhdl[1].tar
- 某高校的FPGA作业，是大家学习FPGA的绝佳参考资料-a program for learning fpga