资源列表
Implement-a-CPU
- 在FPGA赛灵思基础3上使用Verilog HDL实现支持MIPS操作子集的CPU-Implement a CPU which supports a subset of MIPS operations using Verilog HDL on FPGA Xilinx Basys 3
LAB-2
- 用FPGA实现对VGA的控制，没有用到niosII,只是用硬件描述语言verilog。整个工程。-With FPGA VGA control is not used niosII, just verilog hardware descr iption language. The entire project.
Posedge-Detection-Circuit
- Verilog脉冲边沿检查，此代码包含完整的工程，利用quartus软件可以直接运行仿真。-Verilog edge of pulse examination, this code contains the complete engineering, quartus software can be used to directly run the simulation.
VHDL-design
- VHDL课件，希望给想学习硬件描述语言的新手一个好用的参考资料-VHDL courseware, want to want to learn hardware descr iption language, a useful reference for beginners
vga_dis
- 基于FPGA液晶显示驱动，适用初学者了解VGA的工作方式，经测试完全正确，可正常显示图片，图片可自由更改。-FPGA VGA
21ic下载_QuartusII中文教程.zip
- 学习FPGA时找到的一个教程，便于入门学习(A tutorial for learning FPGA)
Example-b8-2
- 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件，读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Each project examples include the project files of the project, source files, report files and generate the results files, the reader can use Quartus II or the sof
FPGA-design-and-debug-
- FPGA的设计与调试(专家技术演讲稿免费下载)-FPGA design and debug (expert technical presentations for free download)
nios_dds
- 采用Altera的NIOS内核，配合独立的累加器，实现了正弦波，三角波，锯齿波和方波的DDS产生电路，系统时钟最高可达120MHz，配合高速DAC，可产生最高约40MHz左右的波形-Using Altera' s NIOS core, with a separate accumulator, to achieve a sine wave, triangle wave, sawtooth and square wave generation circuit DDS system clock
LCD-edk
- edk实现lcd通信,c语言和vhdl语言-edk lcd
LCD
- FPGAC串口数据接收 lcd液晶显示程序-FPGA lcd
FFT-IP.介绍了基于FPGA的FFT实现方法
- 介绍了基于FPGA的FFT实现方法，并给出了实例程序，程序通过验证，可以直接使用,FPGA based on the realization of the FFT method, and gives examples of procedures, procedures for the adoption of authentication, can be directly used