CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .69 .70 .71 .72 .73 674.75 .76 .77 .78 .79 ... 4323 »
  1. SystemVerilog-for-Verification

    0下载:
  2. 经典的system verilog 教程。英文原版。-system verilog english version , very useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.89mb
    • 提供者:james
  1. sv-for-Verification-2nd

    0下载:
  2. System Verilog for Verification, 2nd Edition.非常经典的资料,供IC开发的人员作自测平台或者验证的人员使用-System Verilog for Verification, 2nd Edition. Very classic information for IC self-test platform for the development of personnel for use by or verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.89mb
    • 提供者:linhaidu
  1. SystemVerilog_2nd.pdf

    1下载:
  2. System Verilog 验证设计。主要讲如何编写测试用例。设计数字电路比较经典的教程。-System Verilog design verification. Mainly about how to write test cases. Digital circuit design more classic tutorial.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.89mb
    • 提供者:david lee
  1. DDS

    0下载:
  2. DDS control system. it controls the chirp of the AD9854.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.89mb
    • 提供者:Liang
  1. PIC-Code

    0下载:
  2. the verilog code used to design a PIC uC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.89mb
    • 提供者:ash
  1. fpu100_latest.tar

    0下载:
  2. good working code for VHDL floting point-good working code for VHDL floting point
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.89mb
    • 提供者:vipin
  1. fpu100_latest.tar

    1下载:
  2. 这是一个32位的浮点运算单元(FPU),它可以根据IEEE754标准被完全编译。此FPU已被硬件测试和被软件仿真通过。-This is a 32-bit floating point unit (FPU),It can do arithmetic operations on floating point numbers. The FPU complies fully with the IEEE 754 Standard. The FPU was tested and simulated in h
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-12-20
    • 文件大小:1.89mb
    • 提供者:赵恒
  1. i2c_controller

    0下载:
  2. 采用Verilog语言实现I2C master controller的示例,有测试程序-The Verilog language implementation the I2C master controller example, testing program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.89mb
    • 提供者:wu
  1. 4psk

    0下载:
  2. π/4QPSK调制解调,基于Verilog HDL语言设计-π/4QPSK module and demodule VERILOG hdL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.89mb
    • 提供者:cailiangwei
  1. AD.FPGA控制AD7321的模块

    6下载:
  2. FPGA控制AD7321的模块,是本人亲自试验过的。有Verilog源码,和简单文档。,FPGA control module of the AD7321 is personally tested. There Verilog source code, and simple document.
  3. 所属分类:VHDL编程

    • 发布日期:2014-05-18
    • 文件大小:1.89mb
    • 提供者:柴佳
  1. project

    0下载:
  2. s-stage MIPS pipeline with forwarding unit implemented in quartus ||
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.89mb
    • 提供者:tootaa
  1. LCD.rar

    0下载:
  2. LCD Interface_Xilinx.CPLD源码参考设计,LCD Interface Xilinx CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.89mb
    • 提供者:huangxing
« 1 2 ... .69 .70 .71 .72 .73 674.75 .76 .77 .78 .79 ... 4323 »
搜珍网 www.dssz.com