CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .53 .54 .55 .56 .57 258.59 .60 .61 .62 .63 ... 4323 »
  1. async_fifo

    0下载:
  2. 用verilog编写的简单异步fifo。可以给初学者用来学习fifo的初步工作原理。(不能直接使用。)-Verilog prepared by the simple asynchronous fifo. Can be used for beginners to learn fifo the initial working principle. (Can not be used directly.)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:878byte
    • 提供者:刘宇洋
  1. Butterfly_lovers_beef

    0下载:
  2. verilog编写的蜂鸣器音乐《梁山伯与祝英台》。系统时钟为50MHz。-Verilog prepared buzzer music Butterfly Lovers . The system clock is 50MHz.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:1kb
    • 提供者:刘宇洋
  1. VGA

    0下载:
  2. 用verilog编写的vga显示colorbar图像。包含VGA驱动程序,分辨率为640*480.-Vga with verilog display colorbar image. Includes VGA driver with a resolution of 640* 480.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:1021byte
    • 提供者:刘宇洋
  1. LCD12864

    0下载:
  2. lcd12864的中文显示。可以通过查询ACSII码进行更改。-Lcd12864 Chinese display. You can change the code by querying ASCII.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:1.44kb
    • 提供者:刘宇洋
  1. syncfifo

    0下载:
  2. 一个简单的基于single port ram 的同步fifo。只能支持只写或只读。-A simple single port ram based on the synchronization fifo. Can only support write-only or read-only.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:870byte
    • 提供者:刘宇洋
  1. SerialComunications

    0下载:
  2. Decoder and encoder for the serial communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-17
    • 文件大小:197kb
    • 提供者:Diego
  1. RapidIO_avalonst

    0下载:
  2. RapidIO:使用Avalon-ST直通接口的实现方法,可以在fpga上实现-rapidio altera
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-17
    • 文件大小:244kb
    • 提供者:朱明明
  1. seqdet

    0下载:
  2. 基于verilog hdl的10010序列检测器。-10010 sequence detector based on Verilog hdl.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:265.92kb
    • 提供者:hdwahfi
  1. song

    0下载:
  2. 用硬件描述语言verilog hdl写的借助外设蜂鸣器实现产生固定的音乐。-Using Hardware Descr iption Language Verilog HDL written with peripheral buzzer to achieve fixed music.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:2kb
    • 提供者:hdwahfi
  1. scan_led

    0下载:
  2. 用硬件描述语言verilog hdl写的实现动态扫描显示的代码。-Using Hardware Descr iption Language Verilog HDL written to achieve dynamic scanning display code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:1kb
    • 提供者:hdwahfi
  1. s2p

    0下载:
  2. 用硬件描述语言verilog hdl 写的串行转并行代码。-convert serial to parallel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:1kb
    • 提供者:hdwahfi
  1. LEDWATER

    0下载:
  2. 用verilog hdl 实现LED流水灯实验,能改变间隔周期和循环时间。-led water
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-14
    • 文件大小:653byte
    • 提供者:hdwahfi
« 1 2 ... .53 .54 .55 .56 .57 258.59 .60 .61 .62 .63 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭