资源列表
hp and lp filter
- hp and lp filter verilog code..
RAM2048X8
- you can add this code to your project if you need RAM2048X8
IEEE Standard for Verilog 2005
- IEEE Standard for Verilog 2005
DPSK调制解调VHDL程序
- 用于DPSK的调制解调 包括码型变换及反变换过程(Modulation and demodulation for DPSK, including code type conversion and inverse transformation process)
uart
- 带有fifo的功能模块，具有发送模块和接收功能模块(The function module with FIFO has transmitting module and receiving function module)
Vivado入门与提高第2讲DEMO（含源文件）
- Vivado入门与提高第2讲DEMO（含源文件），大家参考。(Vivado entry and improve Demo)
Vivado入门与提高Demo（一）（含源文件）
- Vivado入门与提高Demo，大家看看。(Vivado entry and improve Demo)
1
- 一触即发 好玩的效果，基于quartus平台编写(This is a course work, showing some interesting results, welcome to download the exchange)
???
- This is timer code using VHDL
vivado_init
- 该程序是为vivado初始化和配置，并且还包含有相应的说明文档，是初学xilinx vivado的很好的教程，本例程基于zynq系列的MIZ701N处理器进行开发(The program is vivado initialization and configuration, and also contains the corresponding documentation, is a good beginner Xilinx vivado tutorial, this routine based
FPGA交通灯
- 设计一个简单自动控制的交通灯控制系统。具体要求，在道路十字路口的两个方向各设一组红绿指示灯，显示顺序为，其中一个方向是绿灯、黄灯、红灯，另一个方向是红灯、绿灯、黄灯；设置一组数码管，以倒计时的方式显示允许通过或禁止通过的时间，其中绿灯、黄灯、红灯的持续时间分别为80s/6s/40s。(Design a simple and automatic traffic light control system. The specific requirements in the two direction
mux41
- 四选一数据选择器（四个输入选择一个输出）(Four select a data selector)