CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .49 .50 .51 .52 .53 254.55 .56 .57 .58 .59 ... 4323 »
  1. VHDL代码

    0下载:
  2. 实现简单的电子拔河比赛,即两按键模拟,计数器计数,比较器进行比较,最后通过LED灯进行直观显示(To achieve a simple tug of war competition, that is, two button analog, counter count, comparator comparison, and finally through the LED lamp for visual display)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:1kb
    • 提供者:很看好
  1. motor

    0下载:
  2. 利用FPGA控制步进电机驱动器ULN2003来控制四相五线步进电机(FPGA stepper motor driver ULN2003 is used to control four phase and five wire stepping motors)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:878kb
    • 提供者:尼采大大
  1. Desktop

    0下载:
  2. 基于FPGA的压力传感器spi接口源码 测试通过(code for FPGA and MPL115a1-SPI INTERFACE)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:287kb
    • 提供者:liejin
  1. MPL115A1

    0下载:
  2. 基于fpga的压力传感器spi的接口代码(fpga MPL115-spi interface)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:287kb
    • 提供者:liejin
  1. vga_pingpong

    0下载:
  2. 基于fpga的VGA显示开发,乒乓球实验,利用了FPGA实验(Development of VGA display based on FPGA)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-21
    • 文件大小:997kb
    • 提供者:湾仔
  1. Freq_gen

    0下载:
  2. XILINX 分频器 100MHz,1KHz, 1Hz(XILINX frequency divider 100MHz, 1KHz, 1Hz)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:991kb
    • 提供者:hush_puppy
  1. UART

    0下载:
  2. uart 的verilog源码,希望对大家有用!(UART Verilog source hope useful for all!)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:1kb
    • 提供者:qcleo
  1. eda

    0下载:
  2. 直接数字频率 相位累加器 寄存器 lpm_rom(Based on VHDL+ FPGA design of the DDS signal has been through mode)
  3. 所属分类:VHDL/FPGA/Verilog

  1. 2015_2_zynq_labdocs_pdf

    0下载:
  2. These are bocks for Zynq FPGA
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-24
    • 文件大小:4.3mb
    • 提供者:suni
  1. SPI-Master-master

    0下载:
  2. Use code for Maser SPI
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:12kb
    • 提供者:suni
  1. spi-master

    0下载:
  2. code for Master side
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:
    • 文件大小:119kb
    • 提供者:suni
  1. Lab3

    0下载:
  2. Use this code to practice zynq library
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-19
    • 文件大小:6kb
    • 提供者:suni
« 1 2 ... .49 .50 .51 .52 .53 254.55 .56 .57 .58 .59 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭