CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .47 .48 .49 .50 .51 2752.53 .54 .55 .56 .57 ... 4323 »
  1. INVERTER

    1下载:
  2. invereter : it convrts dc to ac also it gives uninterruptable ac supply. this is very very very very useful vhdl code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:203.48kb
    • 提供者:vijay kr ram
  1. ug_fft

    0下载:
  2. FFT开发使用手册,包括信号说明,时序说明-FFT development manual, including the signal descr iption, timing that
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:625.46kb
    • 提供者:chendongkui
  1. registrationform

    0下载:
  2. REGISTRATION FORM FOR VHDL VLSI COURSE WITH PROJECT MINOR AND MAJOR USE FOR SUMMER TRAINING AND WEEKLY VHDL PROGRAMMING.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:146.29kb
    • 提供者:vijay kr ram
  1. FPGA_clockLED_LCD_display

    0下载:
  2. FPGA电子钟,LED,LCD显示,比较经典的,大家可以参考一下,希望对大家有用-FPGA LED LCD Clock display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:247.86kb
    • 提供者:刘强
  1. MIT

    0下载:
  2. MIT Press - Circuit Design with VHDL (2005)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.65mb
    • 提供者:jamshidi
  1. Quartus_fft_ip_core

    0下载:
  2. QuartusII中 FFT_ip_core的使用 -QuartusII use in FFT_ip_core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:291.68kb
    • 提供者:chendongkui
  1. lab_simulation

    0下载:
  2. verilog 开发的,模拟CPU流水线操作的工程设计。-verilog developed to simulate the engineering design of CPU pipelining.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:333.5kb
    • 提供者:李天
  1. NIOSII_design_(DE2)

    0下载:
  2. NiosII设计 基于Altera大学计划的DE2开发板-NIOSII design base on(DE2)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15mb
    • 提供者:刘强
  1. XUP

    0下载:
  2. xinlinx最新工艺下的xup开发套件描述-xup
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.68mb
    • 提供者:
  1. UART

    0下载:
  2. actel 公司 Fusion StartKit开发板串口实验,采用veilog 语言编写,易于理解-actel Company Fusion StartKit development board serial experiments using veilog language, easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:377.88kb
    • 提供者:anran
  1. verilogiic1121

    0下载:
  2. 代码中分了两个模块,iic_com模块除了执行和IIC通信有关的代码设计外,还有案件检测部分;而led_seg7模块只是驱动数码管显示从EEPROM指定地址读出的数据。-Code carved the two modules, iic_com IIC communication module in addition to the implementation and design of the code, there are some cases of detection and led_se
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:135.83kb
    • 提供者:lishaohui
  1. Libero8.3

    0下载:
  2. 介绍了 Actel FPGA 的集成开发环境 IDE 的使用,从软件的安装和设置,以及 通过一个简单的例子说明如何使用 IDE中集成的第三方软件,如:Synplify、ModelSim等,可以帮助读者快速入门,缩短开发时间。-Actel FPGA introduced the use of IDE integrated development environment, from software installation and setup, as well as through a sim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.5mb
    • 提供者:anranxjk
« 1 2 ... .47 .48 .49 .50 .51 2752.53 .54 .55 .56 .57 ... 4323 »
搜珍网 www.dssz.com