CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .82 .83 .84 .85 .86 287.88 .89 .90 .91 .92 ... 4323 »
  1. led_display_design_8bitaddr

    0下载:
  2. 基于FPGA的8位LED自加显示电路,已在Quartus II上进行调试仿真,可在Cyclone IV系列板子上使用-FPGA-based 8-bit LED display circuit Canada, has been debugging simulation on Quartus II, can be used on board Cyclone IV series
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.04mb
    • 提供者:胡曦文
  1. 01_Counter_Design

    0下载:
  2. 基于FPGA控制的4位计数器,已经过调试仿真验证,可用-FPGA-based control of the 4-bit counter, has been debugging simulation available
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.86mb
    • 提供者:胡曦文
  1. spi

    0下载:
  2. spi代码,来源于黄毅的片上系统与源代码分析-spi code Huang Yi on-chip system and source code analysis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:8.2kb
    • 提供者:木子
  1. usb_host_device

    0下载:
  2. usb代码,来源于黄毅的片上系统与源代码分析-usb code Huang Yi on-chip system and source code analysis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:238.46kb
    • 提供者:木子
  1. uart

    0下载:
  2. IIS代码,来源于黄毅的system on chip与源代码分析-IIS code, Huang Yi the system on chip and source code analysis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:9.76kb
    • 提供者:木子
  1. iis

    0下载:
  2. IIS代码,来源于黄毅的system on chip-IIS code Huang Yi on-chip system and source code analysis
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:5.72kb
    • 提供者:木子
  1. gpio

    0下载:
  2. this is a gpio code system on chip by huangyi-this is a gpio code system on chip by huangyi
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:9.25kb
    • 提供者:木子
  1. adc12d1600_ok

    0下载:
  2. ADC12d1600射频采样Verilog程序-ADC12d1600 Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.33mb
    • 提供者:李伟
  1. spi_master_module

    0下载:
  2. Simple VHDL SPI-module core source code (only spi-master)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.42kb
    • 提供者:Alex
  1. dds

    0下载:
  2. 这是一个用Verilog语言实现的一个数字信号产生器算法-This is a use Verilog language implementation of a digital signal generator is presented
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:2.61mb
    • 提供者:liu liushuai
  1. chufaqi

    1下载:
  2. 这是一个用Verilog编写的一个除法器,可以快速的进行除法运算-This is a a divider, written in Verilog division operation can be quickly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.11mb
    • 提供者:liu liushuai
  1. ex2

    0下载:
  2. 基于NIOS II嵌入式开发的一个最小硬件系统,软件则下载测试程序直接测试-Based on NIOS II embedded development a minimum hardware system, software, download the test program test directly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-30
    • 文件大小:11.37mb
    • 提供者:liu liushuai
« 1 2 ... .82 .83 .84 .85 .86 287.88 .89 .90 .91 .92 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭