CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 3212.13 .14 .15 .16 .17 ... 4323 »
  1. sram

    0下载:
  2. sram vhdl code. Very helpful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:6.83kb
    • 提供者:usbfpga
  1. bsd

    0下载:
  2. its some bsdl files for fpga xc500c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:238.62kb
    • 提供者:gopala
  1. OpenRiscSTUDY

    0下载:
  2. 最流行的OPENCORE的学习资料,很全面的介绍了OPENCORE的结构-The most popular OPENCORE learning materials, it is a comprehensive introduction to the structure of the OPENCORE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:161.19kb
    • 提供者:hcq
  1. arm7

    0下载:
  2. ARM7 VERILOG源码,非常精简,3级流水线-ARM7 VERILOG source code, very streamlined, 3-stage pipeline
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:169.41kb
    • 提供者:hcq
  1. HDB3

    0下载:
  2. HDB3 encoder and decoder-HDB3 decoer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:308.79kb
    • 提供者:jkl
  1. rc5_dec_pre

    0下载:
  2. encryption with preround(state machine)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.47kb
    • 提供者:lei
  1. VHDL_Examples

    0下载:
  2. 一本关于VHDL的编程书籍,包含很多编程例子。适合从事硬件编程的朋友们。-This is a book about VHDL programming.There are many examples in the book.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:165.17kb
    • 提供者:Gao,Hongsheng
  1. caideng

    0下载:
  2. 单片机,led彩灯控制程序和各种电容的应用-SCM, led lantern control procedures and the application of a variety of capacitor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.35kb
    • 提供者:juller
  1. lcd2vga_um

    0下载:
  2. LCD加速芯片,用fpga+sdram做的-LCD acceleration chip, using fpga+ sdram do
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:957.78kb
    • 提供者:李锦龙
  1. contador

    0下载:
  2. Is small module of 7-segments of 5 digits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:8.35kb
    • 提供者:Pedro
  1. lcd_test

    0下载:
  2. 可以用来测试nios LCD的使用,代码详细,已测试成功-Nios LCD can be used to test the use of the code in detail, have been tested successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:390.85kb
    • 提供者:王亚娟
  1. 12

    0下载:
  2. 数字钟,能够显示时分秒,整点报时,差10秒整点时开始报时。-A digital clock that can display minutes and seconds, the whole point timekeeping, poor start 10 seconds the whole point timekeeping.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.11kb
    • 提供者:殷波
« 1 2 ... .07 .08 .09 .10 .11 3212.13 .14 .15 .16 .17 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭