CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 3215.16 .17 .18 .19 .20 ... 4323 »
  1. multipler3

    0下载:
  2. 一个用Verilog语言实现的三位二进制选举法。包含工程文件和实现文档。-One with the Verilog language implementation of the three binary electoral law. And the achievement of the document contains the project file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:80.54kb
    • 提供者:文闯
  1. Bin2Grey

    0下载:
  2. 一个用Verilog语言实现的二进制码到BCD码的一种转换方法的实现。包含工程文件和实现文档。-Verilog language implementation with a binary code to BCD code conversion method as a realization. And the achievement of the document contains the project file.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:80.56kb
    • 提供者:文闯
  1. Project_WorkSpace

    0下载:
  2. The code i have written is for the patent designed by Jay Hartvigsen, Tony Cheng, Eric Hoang and Buddy Broeker "JTAG/DEBUG INTERFACE". This is meant for the purpose of interfacing the controller to debug its core,this code is working fine n very so
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:92.4kb
    • 提供者:imran
  1. ise_11[1].3_licgen

    0下载:
  2. ise11.3的,请用来学习又没有钱的朋友使用,不要外传,谢谢!-ise11.3, please no money is used to study the use of a friend, not rumor, thank you!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:515.22kb
    • 提供者:
  1. counter-CPLD

    1下载:
  2. CPLD学习,用VHDL,应用EPM7032,一个138,373和273的例程-CPLD study, using VHDL, application EPM7032, one of the routines 138,373, and 273
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:98.01kb
    • 提供者:YAN
  1. single_cycle_16bit_computer

    0下载:
  2. This single cycle 16-bit computer with testbenches written in Verilog. It shows a result based on the instruction memory. I also included documents about the structure of the single cycle computer-This is single cycle 16-bit computer with testben
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.31mb
    • 提供者:my_watt
  1. monitertest

    0下载:
  2. 显示器图像图纹程序 实现3种图像显示途径 调试成功能够实现-Display image Patterns program to achieve three kinds of image display means of debugging can be achieved successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:599.85kb
    • 提供者:无耐
  1. yimaqi

    0下载:
  2. 四输入译码器,转换成为十六进制共阴极数码管显示,从0~F.-4 input decoder, be converted into hexadecimal common cathode LED display, from 0 ~ F.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:177.76kb
    • 提供者:安博
  1. SwitchCheck

    0下载:
  2. 一个通用的SPI程序,由VERILOG语言编写。时钟由控制机提供,可以修改SPI的发送数据位数。-a SPI codes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:871.48kb
    • 提供者:nanomotion
  1. LPC2DDR2

    0下载:
  2. Module Function Descr iption: This module allows a SPI ROM to be used in a LX/CS5536 system. Details are below: 1.Provide a memory window to the SPI EPROM at FFF80000h-FFFFFFFFh (512KB). 2.Provide an interface to the SPI bus to allow the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:8.49kb
    • 提供者:吴羽中
  1. dds

    0下载:
  2. 这是用VERILOG描写的一个DDS的实例,涉及到一些lpm的运用希望对大家有用-it‘s useful。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:861.28kb
    • 提供者:tom
  1. ADC0809

    0下载:
  2. 用状态机描写的ADC0809的驱动程序,希望对于刚接触状态机的新手有所帮组-IT IS USEFUL.....
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:342.63kb
    • 提供者:tom
« 1 2 ... .10 .11 .12 .13 .14 3215.16 .17 .18 .19 .20 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭