CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .13 .14 .15 .16 .17 3218.19 .20 .21 .22 .23 ... 4323 »
  1. VHDLReferenceManual

    0下载:
  2. VHDL语言参考手册,希望能帮助大家学习和设计-VHDL Language Reference Manual, hoping to help people learn and Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:600.05kb
    • 提供者:tanmao
  1. 44vhdl

    0下载:
  2. 44个vhdl设计实例,有兴趣的可以看看,希望能帮助大家-44 vhdl design examples are interested can look at, hoping to help people
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:42.22kb
    • 提供者:tanmao
  1. DigitadesignCPLD_VHDL

    0下载:
  2. Digital Design with CPLD and VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-23
    • 文件大小:7.07mb
    • 提供者:hung ta
  1. JTAG

    2下载:
  2. JTAG Verilog source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-03-25
    • 文件大小:12.53kb
    • 提供者:austin
  1. Clock_generator

    0下载:
  2. Verilog source code for a clock generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.19kb
    • 提供者:austin
  1. jiaotongdeng

    0下载:
  2. 用VHDL做的一个交通灯的实验,这个程序的主要功能是:有8个灯,主路和支路分别增加了转弯的灯;有救护车,当救护车按键为高电平时,产生救护车中断,主路和支路红灯亮。同时数码管在当前计数值和全0之间循环显示;有喇叭voice;-Use VHDL to do a traffic light experiment, the main functions of this program: There are eight lights, the main road and slip roads increa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:12.58kb
    • 提供者:
  1. verilogsourcecode

    0下载:
  2. 提供了verlog完整工程文件、设计源文件和说明文件-Provides a verlog complete project file, design source files and documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.42mb
    • 提供者:徐敏锐
  1. sram

    1下载:
  2. 基于FPGA的SRAM控制程序,里面附加了在线逻辑分析功能的程序,调试时相当的方便-SRAM-based FPGA-control program, which added an online feature of the program logic analysis, debugging very convenient when
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-09-21
    • 文件大小:1.67mb
    • 提供者:李成有
  1. i2c

    0下载:
  2. 基于FPGA的IIC控制程序,采用状态机来描述,解决了总线冲突问题。-FPGA-based IIC control procedures, using state machines to describe and solve the bus conflicts.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:392.14kb
    • 提供者:李成有
  1. UART

    0下载:
  2. 基于NIOS2的串口初始化设计程序,在应用中只要加上这个初始化就可完成所有的初始化任务-Based on the serial port initialization NIOS2 design process, in applications, coupled with this initialization can be completed as long as all of the initialization task
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:588byte
    • 提供者:李成有
  1. dds

    0下载:
  2. 基于FPGA的直接数字频率合成器(DDS)的设计-FPGA-based direct digital frequency synthesizer (DDS) design of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:828byte
    • 提供者:sunshine
  1. FFT_matlab_hdl_code

    0下载:
  2. FFT 的MATLAB仿真,和Verilog硬件实现-FFT : MATLAB and Verilog simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:47.45kb
    • 提供者:李风飞
« 1 2 ... .13 .14 .15 .16 .17 3218.19 .20 .21 .22 .23 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭