CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .13 .14 .15 .16 .17 3218.19 .20 .21 .22 .23 ... 4323 »
  1. hilbert_transformer_latest

    0下载:
  2. Hilbert Transform Core is very best for your projects.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:791.29kb
    • 提供者:afshin shoeibi
  1. ALU

    0下载:
  2. 用VHDL编的简易的alu运算器,可完成加减乘法等功能-VHDL code with the simple alu computing device, to be completed by addition and subtraction multiplication etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:791.31kb
    • 提供者:zzy
  1. DDS

    0下载:
  2. 这是一个dds产生方波、三角波、正弦波的代码。请用Quartus II打开-This is a dds produce square wave, triangle wave, sine wave code. Please open the Quartus II
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:791.41kb
    • 提供者:kydchen
  1. decoder

    0下载:
  2. 译码器,实现了3——8译码的功能,并且也能做一些改进-decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:791.82kb
    • 提供者:cs
  1. lift

    0下载:
  2. 这是我的短学期的课程设计,用VHDL实现两部三层电梯运行。两部电梯采用联动的运行方式,基本符合条件。并且添加了超载报警系统。希望能帮助到你们。-This is my short semester curriculum design, two three elevator operation using VHDL. Two elevators linkage operation mode, in line with the conditions. The design clear thinking
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:792.03kb
    • 提供者:cxl
  1. 1.LED_ON

    0下载:
  2. Xilinx VHDL Led on Program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:792.11kb
    • 提供者:forestgump
  1. uartfifo

    0下载:
  2. 同步异步传输协议的应用通过调试助手向FPGA发送数据,然后再读出来,-Application of synchronous and asynchronous transmission protocol to send data to the FPGA debugging assistant, and then read out
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:792.35kb
    • 提供者:路江海
  1. AlteraSDR-SDRAM

    0下载:
  2. Altera 官方提供的SDRAM控制器,verilog的-SDRAM controller provided by Altera in Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:792.51kb
    • 提供者:machenghai
  1. LED_Water

    0下载:
  2. FPGA实现流水灯的驱动,使六个LED循环点亮。-FPGA realization of light-driven water, the cycle of six LED lights.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:792.52kb
    • 提供者:zhangan
  1. hdlexample

    0下载:
  2. 基于HDL语言的一些基本程序,包括锁存器,编码器等等。-HDL language based on some basic procedures, including latches, encoder and more.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:792.54kb
    • 提供者:Air
  1. 数字钟

    0下载:
  2. veriloge hdl 编写的一个数字钟 实现调时,调分,调秒,数码管显示时钟的功能
  3. 所属分类:VHDL编程

    • 发布日期:2011-07-26
    • 文件大小:792.69kb
    • 提供者:sueyue2011
  1. digital_clock

    0下载:
  2. 可以调节时钟,分钟,秒钟信号的一个数字钟。比带有复位信号-You can adjust the clock, minutes, seconds, a digital clock signal. Compared with the reset signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:792.69kb
    • 提供者:岁月
« 1 2 ... .13 .14 .15 .16 .17 3218.19 .20 .21 .22 .23 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭