CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 3212.13 .14 .15 .16 .17 ... 4323 »
  1. pg054-7series-pcie

    0下载:
  2. 赛灵思 7系列pcie设计,官方参考资料-xilinx 7 series FPGA PCIe design, reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.91mb
    • 提供者:凯一
  1. sin

    0下载:
  2. 产生正弦波 相位,频率,精度可调,实在没得写,凑字数-Generates a sine wave phase, frequency, precision adjustable, it did not have to write, Minato words
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.98kb
    • 提供者:
  1. ac701-pcie-rdf0225-2013.2-c

    0下载:
  2. 赛灵思7系列开发板ac701,PCIE参考设计,VHDL/Verilog,开发环境Vivado-xilinx 7 series design Kit AC701 PCIe reference design. VHDL/Verilog, design environment Vivado
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.63mb
    • 提供者:凯一
  1. AES_verilog

    0下载:
  2. 对AES算法加密解密的Verilog源代码,可以实现其128位和256位明文密文之间的转换。-AES algorithm for encryption and decryption of Verilog source code, can achieve the conversion of its 128 and 256 between the plaintext ciphertext.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:19.49kb
    • 提供者:毛子明
  1. Pdf

    0下载:
  2. Barrel Shifter VerilogHDL code
  3. 所属分类:VHDL编程

  1. Barrel Shifter

    0下载:
  2. Barrel Shifter Verilog Code
  3. 所属分类:VHDL编程

  1. Efficient Barrel Shifter

    0下载:
  2. Barrel Shifter is used to shift bits by just giving the shift amount and mode of shift
  3. 所属分类:VHDL编程

  1. sd_controller.v

    0下载:
  2. SD卡的IP核,Verilog代码编写,与MCU挂载后实现SD卡的读写数据。-SD card IP core,programmed by verilog,link to MCU can R/W data to the SD card.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:231.31kb
    • 提供者:王景民
  1. t4_fifo

    0下载:
  2. FIFO的verilog与VHDL的实现,并与FIFO的IP核做对比,为了方便大家学习,每个文件均附有测试脚本文件,希望对大家有用。-The FIFO verilog and VHDL implementation with FIFO IP core to do comparison, in order to facilitate learning, each file with a test scr ipt file, we want to be useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:228.76kb
    • 提供者:宋国志
  1. t1_bin2bcd

    0下载:
  2. 二进制转BCD的verilog程序,实现二进制数到BCD的转换,该程序具有节约FPGA的内部逻辑资源等特点- Binary to BCD s verilog procedures to achieve binary number to BCD conversion, the program has an inter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:447.63kb
    • 提供者:宋国志
  1. t2_manchester_coder

    0下载:
  2. Manchester 编码器的Verilog与VHDL实现,并分别采用moore和mealy机对其进行描述,比较了两种实现方法的不同。并且每种情况都给出了测试脚本,希望对您有用。-Manchester encoder Verilog and VHDL realization and moore and mealy machines were used to describe it, compare the two implementations of different methods. And
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:152.32kb
    • 提供者:宋国志
  1. eeprom

    0下载:
  2. 实现I2C协议下EEPROM存储的数据读写控制-Under I2C protocol to achieve read and write data stored in EEPROM control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:123.47kb
    • 提供者:蔡鹏程
« 1 2 ... .07 .08 .09 .10 .11 3212.13 .14 .15 .16 .17 ... 4323 »
搜珍网 www.dssz.com