CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .71 .72 .73 .74 .75 3276.77 .78 .79 .80 .81 ... 4323 »
  1. waveform-generator-o-VHDL-program

    1下载:
  2. 实现4种常见波形正弦、三角、锯齿、方波(A、B)的频率、幅度可控输出(方波 --A的占空比也是可控的),可以存储任意波形特征数据并能重现该波形,还可完成 --各种波形的线形叠加输出。 -Achieve the four kinds of common sine wave, triangle, sawtooth, square wave (A, B) the frequency and amplitude controlled output (square wave- A dut
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-14
    • 文件大小:9.81kb
    • 提供者:刘新
  1. decorder

    0下载:
  2. FPGA驱动LED静态显示,VHDL实现的源码-FPGA-driven LED static display, VHDL source code to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.99kb
    • 提供者:刘新
  1. MASHENGvirlogTutorial

    0下载:
  2. 麻省理工大学的virlog教程,强烈推荐!-MASHENGvirlogTutorial
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.5mb
    • 提供者:LaoY
  1. myAlteraLib

    0下载:
  2. myAltera的PCBLib库,包括Cyclone系列,Stratix系列,-myAlteraLib
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:408.03kb
    • 提供者:LaoY
  1. 15AlteraIP

    0下载:
  2. 15个Altera的IP核,123456789101112131415-15AlteraIP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:45.76kb
    • 提供者:LaoY
  1. VerilogDataOfChinese

    0下载:
  2. Verilog语言练习与讲解中文资料,值得学习和收藏。-VerilogDataOfChinese
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:259.35kb
    • 提供者:LaoY
  1. SystemVerilog_For_Design_Springer_2nd_Ed_2006

    0下载:
  2. SystemVerilog For Design (Springer-2nd_Ed-2006)-SystemVerilog For Design (Springer-2nd_Ed-2006)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.25mb
    • 提供者:aj000
  1. ZCYL

    0下载:
  2. 组成原理课设,设计一个计算N的平方和的微型机,N小于等于8-Composition principle lesson set, design a calculation of the square of N and the microcomputer, N less than or equal 8
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.23mb
    • 提供者:李娜
  1. kechengsheji

    0下载:
  2. 基于VHDL语言的一款功能很好的整点报时计时系统。-VHDL language features based on a very good time the whole point timekeeping system.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:8.06kb
    • 提供者:ximei
  1. fifo

    0下载:
  2. 这个是我自己写的同步fifo ,供大家参考学习-this the syn-fifo,including testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:46.84kb
    • 提供者:白桦
  1. gold_code

    0下载:
  2. Gold code project with VHDL files
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.46mb
    • 提供者:Vas
  1. DisplayLCD

    0下载:
  2. 显示1602,将整数转化为BCD码 开发环境是Quartus II7.2-LCD1602 display develop software is Quartus II7.2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:451.69kb
    • 提供者:LiXiuRong
« 1 2 ... .71 .72 .73 .74 .75 3276.77 .78 .79 .80 .81 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭