资源列表
paomadeng
- 基于VHDL语言的4X4键盘 通过仿真 可用-keyboard
annie5
- led汉字滚动显示，可根据不同的设定显示汉字-led scrolling display of Chinese characters can be set according to different display of Chinese characters
SevenSegmentDisplay
- VHDL预压7端数码管 利用不同的两种方法实现-7-end digital works two ways to achieve
Serialadder
- VHDL语言串行加法器 可以实现五位加法运算-Serial adder five addition operations can be achieved
Paralleladder
- 并行加法器VHDL代码，可实现五位加法运算-VHDL code parallel adder
Sequencedetector
- 用VHDL语言实现的序列检测器 （以1010111为例）-Sequence detector (for example 1010111)
clock
- FPGA实现电子时钟，可以设置为12小时制和24小时制！-FPGA electronic clock can be set to 12-hour system and 24-hour system!
t1
- 实现电机M/T法测速的VHDL代码，只要修改cnt值大小即可修改M/T法切换的频率，当小于cnt时为T法，大于时为M法。-Motor M/T method velocimetry of the VHDL code, as long as the modified value of cnt to modify the size of M/T method of frequency switching, when cnt is less than for the T method, for M gr
tt
- 判断电机转向，并实现分轴比输出脉冲数的VHDL代码。-Determine the motor shift, and the axial ratio at the output pulses of the VHDL code.
VHDL
- 用VHDL写的代码，实现任意整数分频，自己只要修改分频参数即可。希望对大家有用-Written in VHDL code used to achieve arbitrary integer frequency, their frequency as long as the modified parameter. We hope to be useful
qda
- 三路智力竞赛抢答器，利用VHDL设计抢答器的各个模块，并使用EDA 工具对各模块进行仿真验证。智力竞赛抢答器的设计分为四个模块：鉴别锁存模块；答题计时模块；抢答计分模块以及扫描显示模块。把各个模块整合后，通过电路的输入输出对应关系连接起来。设计成一个有如下功能的抢答器： （1）具有第一抢答信号的鉴别锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，数码管显示出抢答者的组别。同时电路处于自锁状态，使其他组的抢答器按钮不起作用。 （2）具有计分功能。在初始状态时，主持
baheyouxiji
- 用vhdl写的拔河游戏机代码，后缀名改为vhd即可-the code of baheyouxiji in vhdl