CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .41 .42 .43 .44 .45 3446.47 .48 .49 .50 .51 ... 4323 »
  1. sw_xiaodou

    0下载:
  2. 基于verilog的按键消抖控制led程序-Based verilog button debounce control led program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:411.62kb
    • 提供者:weiwei
  1. FIFO

    0下载:
  2. Nios ii fifo,用于MCU通过nios ii进行fifo通信,verilog格式.-Nios ii fifo, for MCU FIFO communication, through the Nios II Verilog format.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.92kb
    • 提供者:刘泽
  1. trafficlights

    0下载:
  2. Verilog实现的交通灯功能工程 在Quartus环境-traffic lights of Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.34mb
    • 提供者:seven
  1. code

    0下载:
  2. this code for assessment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:96.87kb
    • 提供者:bhuvaneshwari
  1. the-basic-presentation-of-VerilogHDL

    0下载:
  2. VerilogHDL扫盲文介绍Verilog的基础知识-the basic presentation of VerilogHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.18mb
    • 提供者:陈忠昌
  1. AXI_VIP

    0下载:
  2. axi vip code used in almost all the interface projects in the soc and verification environments in arm processors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:39.21kb
    • 提供者:Naveen Kumar
  1. AHB_UVC_and_AHB_IC_Verificat

    0下载:
  2. ahb uvc is an on chip communication protocol for high speed integration and low power utilities performance protocols widely used in all vip applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:75.07kb
    • 提供者:naveen kumar
  1. DeMUX_1X8

    0下载:
  2. Verilog code for 1X8 multiplexer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:29.41kb
    • 提供者:Rajesh
  1. Encoder_8X3

    0下载:
  2. verilog code of 8X3 Encoder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:31.35kb
    • 提供者:Rajesh
  1. MUX_8X1

    0下载:
  2. Verilog code for 8X1 Multiplexer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:370.69kb
    • 提供者:Rajesh
  1. PWM

    0下载:
  2. 此程序利用FPGA芯片的内部时钟,根据输入信号,产生占空比可调的方波信号。-This program uses the FPGA chip s internal clock, according to the input signal to generate variable duty cycle square wave signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:573byte
    • 提供者:lmy
  1. UART_FPGA

    0下载:
  2. 此vhdl程序实现了在FPGA上构建UART通信串口。分为两部分,UART的发送端transfer和接收端receiver。需要外部根据需求提供波特率时钟。-This program implements the building vhdl UART serial interface on the FPGA. Divided into two parts, UART transfer sender and receiver receiver. Required to provide the ba
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.08kb
    • 提供者:lmy
« 1 2 ... .41 .42 .43 .44 .45 3446.47 .48 .49 .50 .51 ... 4323 »
搜珍网 www.dssz.com