CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .44 .45 .46 .47 .48 3449.50 .51 .52 .53 .54 ... 4323 »
  1. LCD-control-VHDL-program

    0下载:
  2. 这些程序可以帮助学习VHDL语言的人们更好的了解VHDL,并且如何用程序去控制LED.- These programs can help people learn VHDL language better understanding of VHDL, and how to use the program to control the LED.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:9.54kb
    • 提供者:桂婷
  1. modulation-and-VHDL-program-

    0下载:
  2. 这些资料可以帮助学习这种语言的人学习如何编写程序实现基带调制的仿真。 - Such information can help people learn the language learning how to program baseband modulation simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:343.23kb
    • 提供者:桂婷
  1. EDA-program

    0下载:
  2. 这个代码可以帮助学习这种语言的人们学习如何用编写程序去实现计算机的功能。- This code can help people learn the language of learning how to write a program to realize the function of the computer.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:31.98kb
    • 提供者:桂婷
  1. The-taxi-meter-program-

    0下载:
  2. 这个程序可以帮助学习这种语言的人学习如何编写程序实现出租车计价器的功能。- 这个程序可以帮助学习这种语言的人学习如何编写程序实现出租车计价器的功能。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:112.09kb
    • 提供者:桂婷
  1. Part-1-DWT-haar-using-VHDL

    0下载:
  2. 运用VHDL语言对haar小波变换进行变换。-VHDL language using haar wavelet transform transform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:16.88kb
    • 提供者:nancy
  1. Part-2-DWT-haar-using-VHDL

    0下载:
  2. 运用VHDL语言对haar小波变换进行变换的其他程序。-Using VHDL language haar wavelet transform other program transformation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:15.51kb
    • 提供者:nancy
  1. spwm3

    0下载:
  2. 通过0,1序列来产生所需SPWM信号,带死区时间。可通过该SPWM信号通过H桥式电路控制电流形状。-The time required to generate SPWM signals with dead by 0,1 sequence. By H-bridge circuit to control the current through the SPWM signal shape.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:typ
  1. jiaotongzhishideng

    0下载:
  2. 基于VHDL语言的交通指示灯设计。模拟交通指示灯来设计。-Based on VHDL design of traffic lights. Traffic lights to simulate the design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:375.31kb
    • 提供者:typ
  1. distrbtdarth

    0下载:
  2. FIR FILTER DESIGNING USING DISTRIBUTED ARITHMETIC ALGORITHM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:697.34kb
    • 提供者:neha
  1. firfilterverilog

    0下载:
  2. FIR FILTER DESIGNED IN VERILOG FOR 4 BIT MULTIPLIER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:140.2kb
    • 提供者:neha
  1. carrysaveadder

    0下载:
  2. carry save adder for addition of 8 bit inputs
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:890.06kb
    • 提供者:neha
  1. factoredcsd

    0下载:
  2. FIR FILTER USING FCSD TECHNIQUE FOR REPRESENTING COEFFICIENT
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.14mb
    • 提供者:neha
« 1 2 ... .44 .45 .46 .47 .48 3449.50 .51 .52 .53 .54 ... 4323 »
搜珍网 www.dssz.com